PCB布线要点

根据 50 欧姆阻抗线宽进行布线，尽量从焊盘中心出线，线成直线，尽量走在表层。在需要拐弯的地方做成45 度角或圆弧走线，推荐在电容或电阻两边进行拐弯。如果遇到器件走线匹配要求的，请严 格按照datasheet上面的参考值长度走线。比如，一个放大管与电容之间的走线长度(或电感之间的走线长度)要求等等。

1、通用做法

在进行PCB 设计时，为了使高频电路板的设计更合理，抗干扰性能更好，应从以下几方面考虑：

(1)合理选择层数 在 PCB 设计中对高频电路板布线时，利用中间内层平面作为电源和 地线层，可以起到屏蔽的作用，有效降低寄生电感、缩短信号线长度、 降低信号间的交叉干扰。

(2)走线方式 走线必须按照 45°角拐弯或圆弧拐弯，这样可以减小高频信 号的发射和相互之间的耦合。

(3)走线长度 走线长度越短越好，两根线并行距离越短越好。

(4)过孔数量 过孔数量越少越好。

(5)层间布线方向 层间布线方向应该取垂直方向，就是顶层为水平方向，底层为 垂直方向，这样可以减小信号间的干扰。

(6)敷铜 增加接地的敷铜可以减小信号间的干扰。

(7)包地 对重要的信号线进行包地处理，可以显著提高该信号的抗干扰 能力，当然还可以对干扰源进行包地处理，使其不能干扰其他 信号。

(8)信号线 信号走线不能环路，需要按照菊花链方式布线。

2、布线优先次序

关键信号线优先：摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线

密度优先原则：从单板上连接关系最复杂的器件着手布线。从单板上连线 最密集的区域开始布线

注意点：

a、尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层，并保证其最小的回路面积。必要时应采取手工优先布线、屏蔽和加大安全间距等方法。保证信号质量。

b、电源层和地层之间的EMC环境较差，应避免布置对干扰敏感的信号。

c、有阻抗控制要求的网络应尽量按线长线宽要求布线。

3、时钟的布线

时钟线是对EMC 影响最大的因素之一。在时钟线上应少打过孔，尽量避免和其它信号线并行走线，且应远离一般信号线，避免对信号线的干扰。同时应避开板上的电源部分，以防止电源和时钟互相干扰。

如果板上有专门的时钟发生芯片，其下方不可走线，应在其下方铺铜，必要时还可以对其专门割地。对于很多芯片都有参考的晶体振荡器，这些晶振下方也不应走线，要铺铜隔离。

4、直角走线

直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢?从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。

直角走线的对信号的影响就是主要体现在三个方面：

一是拐角可以等效为传输线上的容性负载，减缓上升时间;

二是阻抗不连续会造成信号的反射;

三是直角尖端产生的EMI。

5、锐角

(1)对于高频电流来说，当导线的拐弯处呈现直角甚至锐角时，在靠近弯角的部位，磁通密度及电场强度都比较高，会辐射较强的电磁波，而且此处的电感量会比较大，感抗便也比钝角或圆角要大一些。

(2)对于数字电路的总线布线来说，布线拐弯呈现钝角或圆角，布线所占的面积比较小。在相同的线间距条件下，总的线间距所占的宽度要比直角拐弯的少0.3倍。

6、差分走线

参看：差分布线和阻抗匹配

差分信号(Differential Signal)在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计.定义:通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。

差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：

a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。

b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合地越紧密，泄放到外界的电磁能量越少。

c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS(low voltage differential signaling)就是指这种小振幅差分信号威廉希尔官方网站 。

对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。也许只要是接触过Layout的人都会了解差分走线的一般要求，那就是“等长、等距”。

等长是为了保证两个差分信号时刻保持相反极性，减少共模分量;等距则主要是为了保证两者差分阻抗一致，减少反射。“尽量靠近原则”有时候也是差分走线的要求之一。

7、蛇形线

蛇形线是Layout中经常使用的一类走线方式。其主要目的就是为了调节延时，满足系统时序设计要求。设计者首先要有这样的认识：蛇形线会破坏信号质量，改变传输延时，布线时要尽量避免使用。但实际设计中，为了保证信号有足够的保持时间，或者减小同组信号之间的时间偏移，往往不得不故意进行绕线。

注意点:

成对出现的差分信号线，一般平行走线，尽量少打过孔，必须打孔时，应两线一同打孔，以做到阻抗匹配。

相同属性的一组总线，应尽量并排走线，做到尽量等长。从贴片焊盘引出的过孔尽量离焊盘远些。

8、电源、地线的处理

既使在整个PCB板中的布线完成得都很好，但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。

对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因， 现只对降低式抑制噪音作以表述：

(1)众所周知的是在电源、地线之间加上去耦电容。

(2)尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线>电源线>信号线，通常信号线宽为：0.2～0.3mm,最细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm

对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(interwetten与威廉的赔率体系 电路的地不能这样使用)

(3)用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。

对于导通孔密集的区域，要注意避免孔在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在地层的回路面积增大。

地线回路规则：

环路最小规则，即信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰也越小。

器件去耦规则：

A. 在印制版上增加必要的去耦电容，滤除电源上的干扰信号，使电源信号稳定。在多层板中，对去耦电容的位置一般要求不太高，但对双层板，去耦电容的布局及电源的布线方式将直接影响到整个系统的稳定性，有时甚至关系到设计的成败。

B. 在双层板设计中，一般应该使电流先经过滤波电容滤波再供器件使用。

C. 在高速电路设计中，能否正确地使用去耦电容，关系到整个板的稳定性。

9、数字电路与模拟电路的共地处理

现在有许多PCB不再是单一功能电路(数字或模拟电路)，而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。

数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处(如插头等)。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。

10、信号线布在电(地)层上

在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电(地)层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。

11、大面积导体中连接腿的处理

在大面积的接地(电)中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器。②容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离(heat shield)俗称热焊盘(Thermal)，这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电(地)层腿的处理相同。

12、布线中网络系统的作用

在许多CAD系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。

标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。

13、设计规则检查(DRC)

布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：

(1)线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。

(2)电源线和地线的宽度是否合适，电源与地线之间是否紧耦合(低的波阻抗)?在PCB中是否还有能让地线加宽的地方。

(3)对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被明显地分开。

(4)模拟电路和数字电路部分，是否有各自独立的地线。

(5)后加在PCB中的图形(如图标、注标)是否会造成信号短路。

(6)对一些不理想的线形进行修改。

(7)在PCB上是否加有工艺线?阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。

(8)多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。

14、检查3W、3H原则

为了减少线间串扰，应保证线间距足够大，当线中心间距不少于3倍线宽时，则可保持70%的电场不互相干扰，称为3W规则。如要达到98%的电场不互相干扰，可使用10W的间距。

(1)时钟、复位、100M以上信号以及一些关键的总线信号等与其他信号线布线必须满足3W原则，同层和相邻层无较长平行走线，且链路上过孔尽量少。

(2)高速信号的过孔数量问题，有些器件指导书上一般对高速信号的过孔数量要求比较严格，咨询互连的原则的是除了必须的管脚fanout过孔外，严禁在内层打多余的过孔，他们布过8G的PCIE 3.0的走线，也打过4个过孔，没有问题。

(3)同层时钟及高速信号中心距需严格满足3H(H为走线层到回流平面间距);相邻层的信号严禁重叠，建议也满足3H的原则，关于上述的串扰问题，有工具可以检查的。

主要是为了防止不同工作频率的模块之间的互相干扰，同时尽量缩短高频部分的布线长度。

对混合电路，也有将模拟与数字电路分别布置在印制板的两面，分别使用不同的层布线，中间用地层隔离的方式。

审核编辑：汤梓红