0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何解决抖动、相位噪声、锁定时间或杂散问题

星星科技指导员 来源:TI 作者:TI 2023-04-12 10:32 次阅读

作为最重要的设计参数之一,选择环路带宽涉及到抖动、相位噪声、锁定时间或杂散之间的平衡。适合抖动的最优环路带宽BWJIT也是数据转换器时钟等许多时钟应用的最佳选择。如果BWJIT并非最佳选择,首先要做的仍是寻找最优环路带宽。

图1中,锁相环(PLL)与压控振荡器(VCO)噪声交叉处的偏移,BWJIT(约为140kHz)通过减少曲线下方的面积来优化抖动。

poYBAGQ2GDCAYTPxAACroNXGpQ4108.png

图1:最优抖动带宽

尽管此带宽BWJIT对抖动而言是最优的,但对于相位噪声、锁定时间或杂散却并非如此。表1给出了环路带宽对这些性能指标的影响的大致参考。

性能指标 最优带宽 备注
抖动 BWJIT 最优值一般为BWJIT。在低集成限制更高的一些情况下,有时较窄的环路带宽实际上效果更好。
锁定时间 无限 VCO锁定时间随着环路带宽的增加而提高,但有时会受到VCO校准时间(用于集成VCO)的限制,或因VCO输入电容等寄生电容而使带宽无法增加。
杂散 0Hz 一般而言环路带宽越窄,杂散越好,但有时会由环路滤波器周围来自主板或芯片上的串扰所主导。
相位噪声 0Hz或无限 如果相位噪声低于最优抖动带宽,相位噪声会随着带宽的变宽而增大,直到变成仅为输入基准和PLL造成的噪声。
如果相位噪声偏移大于最优抖动带宽,相位噪声会随着环路带宽的变窄而增大,直到变成仅为独立的VCO噪声。

表1:环路带宽对关键参数的影响

为了说明表1,图2中的interwetten与威廉的赔率体系 显示了变化的环路带宽的影响。锁定时间与抖动标准化指标为图2中从最小值增加的百分比。杂散与相位噪声指标为图2中从最小值增加的分贝。

poYBAGQ2GDGADU6TAAD6TN5potQ603.png

图 2:环路带宽对标准化性能的影响

如图1所预测,环路带宽为140kHz左右时,最优抖动确实为最佳。环路带宽超出此范围会有利于锁定时间和10kHz相位噪声,但是会降低杂散和1MHz偏移的相位噪声。

因此,选择环路带宽的一种较好的方法是先选择最优抖动带宽(BWJIT),然后增加带宽提高锁定时间或低频偏相位噪声,或者降低带宽提高高频偏相位噪声或杂散。

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 转换器
    +关注

    关注

    27

    文章

    8701

    浏览量

    147152
  • 振荡器
    +关注

    关注

    28

    文章

    3832

    浏览量

    139074
  • pll
    pll
    +关注

    关注

    6

    文章

    776

    浏览量

    135150
收藏 人收藏

    评论

    相关推荐

    如何选择环路带宽平衡抖动相位噪声锁定时间或

    作为最重要的设计参数之一,选择环路带宽涉及到抖动相位噪声锁定时间或之间的平衡。适合
    发表于 07-18 14:24 1.1w次阅读
    如何选择环路带宽平衡<b class='flag-5'>抖动</b>、<b class='flag-5'>相位</b><b class='flag-5'>噪声</b>、<b class='flag-5'>锁定时间或</b><b class='flag-5'>杂</b><b class='flag-5'>散</b>

    最麻烦的PLL信号——整数边界

    锁相环 (PLL) 和压控振荡器 (VCO) 输出特定频率的RF信号,理想情况下此信号应当是输出中的唯一信号。但事实上,输出中存在干扰信号和相位噪声。本文讨论最麻烦的
    的头像 发表于 05-22 11:10 5899次阅读
    最麻烦的PLL<b class='flag-5'>杂</b><b class='flag-5'>散</b>信号——整数边界<b class='flag-5'>杂</b><b class='flag-5'>散</b>

    问题如何解决?

    分频的锁相环就没有这种限制,容易使用。 从锁定时间上来讲,小数分频锁相环通常比整数分频的锁相环快。 小数分频锁相环因为需要额外的补偿,需要更大的功耗。 小数分频锁相环相比整数分频,价格较高。Q:小数
    发表于 04-27 15:58

    选择环路带宽涉及抖动相位噪声锁定时间或问题

    作为最重要的设计参数之一,选择环路带宽涉及到抖动相位噪声锁定时间或之间的平衡。适合
    发表于 08-29 16:02

    怎么在相位噪声锁定时间达成平衡?

    假设您已经通过迭代信息传递相位边限和回路带宽在锁相环(PLL)上花费了一些时间。但遗憾地是,还是无法在相位噪声
    发表于 07-31 07:26

    时钟相位噪声中如何生成和使用

    经常容易搞错AM,FM或PM,他们很难区分呢?时钟相位噪声图中的信号为什么会影响时钟的总抖动
    发表于 03-05 08:06

    发现抖动相位噪声锁定时间或问题怎么解决

    相位噪声锁定时间或却并非如此。表1给出了环路带宽对这些性能指标的影响的大致参考。 性能指标最优带宽备注
    发表于 11-16 07:56

    确定噪声来源

    直接数据频率合成器(DDS)因能产生频率捷变且残留相位噪声性能卓越而著称。另外,多数用户都很清楚DDS输出频谱中存在的噪声,比如
    发表于 02-02 10:41 44次下载
    确定<b class='flag-5'>杂</b><b class='flag-5'>散</b><b class='flag-5'>噪声</b>来源

    如何选择环路带宽平衡抖动相位噪声锁定时间或

    电子专业,单片机、DSP、ARM相关知识学习资料与教材
    发表于 10-27 14:45 0次下载

    导致PLL相位噪声和参考的原因及解决方案

    在第二部分中,我们将侧重于详细考察与PLL相关的两个关键威廉希尔官方网站 规格:相位噪声和参考。导致相位噪声
    的头像 发表于 04-04 08:10 2.3w次阅读
    导致PLL<b class='flag-5'>相位</b><b class='flag-5'>噪声</b>和参考<b class='flag-5'>杂</b><b class='flag-5'>散</b>的原因及解决方案

    如何在锁相环中实现相位噪声性能

    通过演示简要介绍锁相环(PLL)中可实现的领先相位噪声性能。
    的头像 发表于 05-21 06:23 5771次阅读

    发现相位噪声锁定时间或问题请检查锁相环的环路滤波器带宽

    作为最重要的设计参数之一,选择环路带宽涉及到抖动相位噪声锁定时间或之间的平衡。适合
    的头像 发表于 01-11 16:00 2569次阅读

    发现抖动相位噪声锁定时间或问题?请检查锁相环的环路滤波器带宽

    发现抖动相位噪声锁定时间或问题?请检查锁相环的环路滤波器带宽
    发表于 11-02 08:16 15次下载
    发现<b class='flag-5'>抖动</b>、<b class='flag-5'>相位</b><b class='flag-5'>噪声</b>、<b class='flag-5'>锁定时间或</b><b class='flag-5'>杂</b><b class='flag-5'>散</b>问题?请检查锁相环的环路滤波器带宽

    相噪是与哪种类型的抖动相对应?如何理解相位噪声时间抖动的关系?

    相噪是与哪种类型的抖动相对应?如何理解相位噪声时间抖动的关系? 相位
    的头像 发表于 10-20 15:08 1248次阅读

    相位噪声时间抖动有何关系?如何测试时间抖动

    相位噪声时间抖动有何关系?如何测试时间抖动相位
    的头像 发表于 01-31 09:29 988次阅读