0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何基于3DICC实现InFO布局布线设计

Xpeedic 来源:Xpeedic 作者:Xpeedic 2023-03-30 09:42 次阅读

前言

InFO(Integrated-FanOut-Wafer-Level-Package)能够提供多芯片垂直堆叠封装的能力,它通过RDL层,将芯片的IO连接扇出扩展到Die的投影面积之外,增加了bump的放置灵活性和IO数量。与CoWoS-S相比,既减少了硅制造成本,又通过异构集成获得了性能的提升,以及更小的体积。

在InFO封装设计中,其主要的难点在RDL自动化布线的实现,如何做到高效、DRC-clean以及高质量(电气、可靠性)实现?

21d3a1c6-ce26-11ed-bfe3-dac502259ad0.jpg

图 1

InFO_3D封装

芯和半导体3DICCompiler(以下简称“3DICC”)设计平台,全面支持2.5D/3D chiplets集成设计和仿真

本文介绍如何基于3DICC设计平台实现Fanout集成方式的布局布线,整个流程包含芯片创建、顶层创建、FanOut substrate创建和实现,以及系统规则检查和dummy填充、degassing hole添加,如下:

21f1c49e-ce26-11ed-bfe3-dac502259ad0.png

图2

FanOut设计流程

案例介绍

221d95f6-ce26-11ed-bfe3-dac502259ad0.png

图 3

FanOut示例

1. 创建芯片模型,读入设计数据

首先,我们需要为每个芯片创建一个基本模型。为die定义floorplan的boundary,然后读入CSV文件,建立front-side的microbump pattern,这些microbump将与fanout substrate连接。

如下图:

22384aa4-ce26-11ed-bfe3-dac502259ad0.png

225112d2-ce26-11ed-bfe3-dac502259ad0.png

图4

(a)Die1 bump arrary (b) die2 bump array

2. 创建FanOut substrate

读入C4 bump的CSV文件,建立仅包含boundary信息的substrate floorplan。

2268cd50-ce26-11ed-bfe3-dac502259ad0.png

2282f540-ce26-11ed-bfe3-dac502259ad0.png

图5

(a)FanOut substrate boundary

(b) FanOut substrate的C4 bump阵列

3.创建系统顶层

1)读入两个top die和substrate的NDM库,进行布局放置。

2299fac4-ce26-11ed-bfe3-dac502259ad0.png

图6

FanOut设计顶层创建

2)Microbump镜像创建。通过3DICC的bump mirroring功能,将top die的microbump阵列镜像到substrate上,自动创建对接的microbump阵列。

22b3c7ec-ce26-11ed-bfe3-dac502259ad0.png

图7

top dies的bump镜像实现

3)基于顶层netlist和镜像后的bump阵列,自动追溯芯片间和芯片与封装基板间的互连关系,创建substrate的netlist和所有互连通道和映射关系,完成top level系统建立。

22d2b256-ce26-11ed-bfe3-dac502259ad0.png

图8

系统互连的自动创建

4.Fanout substrate自动布线

RDL substrate的自动布线将通过3DICC的add-on Custom Compiler进行。在进行布线之前,定义可调用的PDK库,其中包含定制的各种特殊图形PCell,如椭圆形、长方形等。点击OK后,系统将把这个库添加进入lib.defs文件中。另外,在版图编辑器中选择Packaging > Router Global Options,在Router Global Options中设定如下,完成自动布线器的全局规则设定。

22f3830a-ce26-11ed-bfe3-dac502259ad0.png

231031a8-ce26-11ed-bfe3-dac502259ad0.png

图9

PDK库和自动布线全局规则设定

1)打开3DICC设计库,导入顶层设计版图。

232a615e-ce26-11ed-bfe3-dac502259ad0.png

2341a3c8-ce26-11ed-bfe3-dac502259ad0.jpg

图10

顶层设计版图

2)多层任意角度自动布线。

在Hierarchy工具栏设定stop level(可见的level深度)为1,使得布线器可以看到层次化设计中的pins和blockages。在Packaging > Auto Route中设定如下:

23578878-ce26-11ed-bfe3-dac502259ad0.png

图11

布线设定

完成布线后,回到top view的结果如下:

236fbe3e-ce26-11ed-bfe3-dac502259ad0.png

图12

多层自动布线

3)PG平面创建。

设定用于PG平面创建的nets和布线层,如下:

Nets PG Plane layers
VDD1, VDD2, VDDPST FA_SPP_1
VDD_IO FA_SPP_3
VSS FA_SPP_2

为VDD1创建PG平面边界。在Object/Layer Panel选择FA_SPP_1 drawing LPP。选择Packaging > Create Plane Boundary,在Create Plane Boundary工具栏,键入VDD1到Nets栏,在版图上用FA_SPP_1层画一个矩形区域,将VDD1 bumps/pins覆盖住。

23939bf6-ce26-11ed-bfe3-dac502259ad0.png

23b59eea-ce26-11ed-bfe3-dac502259ad0.png

图13

VDD1平面边界创建

新创建的平面边界将目标网络和目标LPP信息存储为属性,这些属性将被布线器使用。接下来,重复以上步骤,为所有PG网络创建平面边界。

4)调整PG平面边界

检查各个PG平面边界中是否有将其他电源域的pin或者net包覆进来,如有,则进行平面调整,避免引起短路或开路。如下图中,可以看到VDDPST(黄色亮点)的bump也被VDD1平面边界覆盖。由于VDD1、VDD2、VDDPST共享同一层FA_SPP_1,为了确保不造成任何开路或短路,必需对平面边界进行调整。

23c79ece-ce26-11ed-bfe3-dac502259ad0.png

图14

初版PG平面边界

在Object/Layer Panel选择FA_SPP_1 drawing LPP,关闭除FA_SPP_1 和border drawing之外的所有可视层。在Design Navigator选择VDD1.该net被highlight出来。选择Packaging > Create Plane Boundary。其中仍然被包覆的其他bump(黄色高亮的VDDPST)可以通过继续切割进行处理。

23eb27b8-ce26-11ed-bfe3-dac502259ad0.png

图15

VDD1 PG平面边界调整

继续进行VDD2和VDDPST的平面边界调整。结果如下:

240cac8a-ce26-11ed-bfe3-dac502259ad0.png

图16

VDD2和VDDPST PG平面边界调整

接下来,在Object/Layer Panel中使所有LPP层可视可选,Edit > Select > By LPP中选择border drawing。到Packaging > Realize Plane。执行结果如下:

242b0d2e-ce26-11ed-bfe3-dac502259ad0.jpg

图17

PG平面边界调整结果

5.布线结果检查,dummy fill,de-gassing hole添加

布线完成后,进行top-level的3D rule检查和基于ICV的DRC、LVS、dummy fill和degassing hole创建等。

ICV的检查结果可以在错误窗口进行查看,分为几种类型:物理连接,匹配类型,逻辑物理一致性,bump cluster,芯片布局摆放,物理设计规则等。

2447a56a-ce26-11ed-bfe3-dac502259ad0.png

图18

ICV检查结果

打开Packaging > Create DeGassing Hole,选择如下:

2479dfbc-ce26-11ed-bfe3-dac502259ad0.png

图19

de-gassing hole and dummy fill

生成设计的GDS,运行ICV来生成de-gassing holes和dummy fills,将de-gassing holes导入到当前设计中,代替PG平面。当操作结束以后,degassing holes被创建完成,版图展示如下:

24a040c6-ce26-11ed-bfe3-dac502259ad0.jpg

图20

post de-gassing hole and dummy layout

6.同步顶层设计

使用Custom Compiler完成InFO布线和编辑后,在3DICC中直接打开编辑过的设计,Tools > Digital Implementation > 3DIC Compiler,完成设计的同步更新。

21d3a1c6-ce26-11ed-bfe3-dac502259ad0.jpg

图21

最终版图结果

总结

3DIC Compiler可以帮助设计者实现InFO封装物理设计和分析,能够达到高度自动化(可以将数周的实现时间压缩到几小时),具有可定制substrate、高容量、高性能等特点。并且和芯片设计数据在统一平台上完全同步,实现芯片-封装协同设计。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    455

    文章

    50731

    浏览量

    423195
  • 封装
    +关注

    关注

    126

    文章

    7881

    浏览量

    142901
  • 布线
    +关注

    关注

    9

    文章

    771

    浏览量

    84322
  • info
    +关注

    关注

    0

    文章

    11

    浏览量

    10175
  • 芯和半导体
    +关注

    关注

    0

    文章

    103

    浏览量

    31416

原文标题:【应用案例】如何基于3DICC实现InFO布局布线设计

文章出处:【微信号:Xpeedic,微信公众号:Xpeedic】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    SAR ADC如何做好布线布局

    SAR ADC如何做好布线布局
    发表于 12-17 08:27

    Vivado之实现布局布线流程介绍

    一、前言 本文将介绍Vivado进行综合,以及布局布线的内部流程,熟悉该流程后结合Settings中对应的配置选项,对于时序收敛调试将更具有针对性。 二、Implementation(实现
    的头像 发表于 12-06 09:08 306次阅读
    Vivado之<b class='flag-5'>实现</b><b class='flag-5'>布局</b><b class='flag-5'>布线</b>流程介绍

    在DSP上实现DDR2 PCB布局布线

    电子发烧友网站提供《在DSP上实现DDR2 PCB布局布线.pdf》资料免费下载
    发表于 10-15 09:16 0次下载
    在DSP上<b class='flag-5'>实现</b>DDR2 PCB<b class='flag-5'>布局</b><b class='flag-5'>布线</b>

    求助,关于模拟电路的PCB布线布局问题求解

    希望可以提供一份关于放大器的布局布线方面的指导文档。另,我有一块使用LM386做成的两层放大板,现需要改为四层板,中间两层为电源和地。这样做,会不会产生什么不良影响。
    发表于 09-11 08:08

    谷歌Tensor G5芯片转投台积电3nm与InFO封装

    近日,业界传出重大消息,谷歌手机的自研芯片Tensor G5计划转投台积电的3nm制程,并引入台积电先进的InFO封装威廉希尔官方网站 。这一决策预示着谷歌将在智能手机领域进一步提升竞争力,尤其是针对高端人工智能(AI)手机市场。
    的头像 发表于 08-06 09:20 574次阅读

    高速ADC PCB布局布线技巧分享

    在高速模拟信号链设计中,印刷电路板(PCB)布局布线需  要考虑许多选项,有些选项比其它选项更重要,有些选项  则取决于应用。最终的答案各不相同,但在所有情况下,  设计工程师都应尽量消除最佳做法
    的头像 发表于 07-24 08:42 816次阅读
    高速ADC PCB<b class='flag-5'>布局</b><b class='flag-5'>布线</b>技巧分享

    FPGA布局布线的可行性 FPGA布局布线失败怎么办

    随着电子威廉希尔官方网站 的进步.FPGA逻辑电路能完成的功能越来越多,同样也带来了一个很大的问题,即逻辑电路的规模越来越大,这意味着RTL代码到FPGA的映射、布局布线所花费的时间也越来越长。
    的头像 发表于 03-18 10:57 817次阅读
    FPGA<b class='flag-5'>布局</b><b class='flag-5'>布线</b>的可行性 FPGA<b class='flag-5'>布局</b><b class='flag-5'>布线</b>失败怎么办

    PCB设计优化丨布线布局必须掌握的检查项

    PCB所标注尺寸及公差无误, 金属化孔和非金属化孔定义准确。 ● 确认外形图上的禁止布线区已在PCB上体现。 3布局 ● 数字电路和模拟电路是否已分开,信号流是否合理。 ● 时钟器件布局
    发表于 02-27 18:19

    pcb设计布局布线原则及规则

    一站式PCBA智造厂家今天为大家讲讲pcb设计布局布线原则及规则有哪些?PCB设计六大布线规则。在PCB设计中,布线是至关重要的一步。合理有效的布线
    的头像 发表于 01-22 09:23 2097次阅读

    PCB电路板布局布线设计交流

    PCB电路板布局布线设计交流
    发表于 01-19 22:27

    怎么样实现PCB的布局

    布局的方式分两种,一种是交互式布局,另一种是自动布局,一般是在自动布局的基础上用交互式布局进行调整,在
    发表于 01-12 15:37 387次阅读

    瞬态抑制二极管(TVS)的注意事项与布局布线

    瞬态抑制二极管(TVS)的注意事项与布局布线?|深圳比创达电子
    的头像 发表于 01-03 10:34 986次阅读
    瞬态抑制二极管(TVS)的注意事项与<b class='flag-5'>布局</b><b class='flag-5'>布线</b>?

    关于PCB布局布线技巧的104的问题

    现在,虽然有很多软件可以实现PCB自动布局布线。但是随着信号频率不断提升,很多时候,工程师需要了解有关PCB布局布线的基本的原则和技巧,才可以让自己的设计完美无缺。
    发表于 01-02 15:58 717次阅读

    开关电源电磁兼容设计中的布局布线技巧

    开关电源在工作过程中会产生电磁干扰(EMI),这种干扰信号会对周围的电子设备产生不良影响。为了减小电磁干扰,开关电源的布局布线设计至关重要。本文将对开关电源电磁兼容设计中的布局布线
    的头像 发表于 12-30 15:25 748次阅读

    PCB布线布局规划和设计技巧

    电路板尺寸和布线层数需要在设计初期确定。布线层的数量以及层叠(STack-up)方式会直接影响到印制线的布线和阻抗。板的大小有助于确定层叠方式和印制线宽度,实现期望的设计效果。目前多层
    发表于 12-28 16:23 713次阅读