0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

时钟的相关知识

CHANBAEK 来源:数字IC与好好生活的两居室 作者:除夕之夜啊 2023-03-28 13:56 次阅读

几乎稍微复杂的数字设计都离不开时钟。 时钟也是所有时序逻辑建立的基础。 前面介绍建立时间和保持时间时也涉及过时钟偏移的概念。 下面将总结下时钟的相关知识,以便更好的进行数字设计。

时钟源

根据时钟源在数字设计模块的位置,可以将时钟源分为外部时钟源和内部时钟源。

外部时钟源:

RC/LC 振荡电路:利用正反馈或负反馈电路产生周期性变化时钟信号。 此类时钟源电路简单,频率变化范围大,但工作频率较低,稳定度不高。

无源/有源晶体振荡器:利用石英晶体的压电效应(压力和电信号可以相互转换)产生谐振信号。 此类时钟频率精度高,稳定性很好,噪声低,温漂小。 有源晶振中,往往还加入了压控或温度补偿,时钟的相位和频率都有较好的特性。 但电路实现相对复杂,频带较窄,频率基本不能调节。

调试特定电路时,往往也会使用一些搭建的特定电路(例如施密特触发器)或信号发生器设备产生的时钟源。

内部时钟源:

锁相环(PLL, Phase Locked Loop): 利用外部输入的参考信号控制环路内部振荡信号的频率和相位,实现输出信号频率对输入信号频率的自动跟踪,通过反馈通路可以将信号倍频到一个较高的固定频率。

图片

一般晶振由于工艺与成本原因,做不到很高的频率,利用 PLL 路就可以实现稳定且高频的时PLL 集成到设计模块的内部,可以保证数字电路具有较好的延迟和稳定特性。

时钟分频:有些模块工作频率会低于系统时钟频率,此时就需要对系统时钟进行一定的分频得到频率较低的时钟。

通过在 always 语句块中计数并输出时钟信号,是分频器常用的方法。

时钟切换:系统或某些模块的工作频率有时候会在特定状况下改变,例如低功耗模式下需要降频,例如要提高计算能力时需要提高工作时钟的频率。 此时系统往往会有多个时钟源,以备有需求时进行时钟切换。

时钟切换逻辑如果不进行优化,在时钟切换的过度时,大概率会出现尖峰脉冲干扰,会对电路产生不利影响。

数字系统往往会采用外部晶振输入、内部 PLL 进行倍频的方案。 再根据设计需求进行时钟分频或时钟切换。

时钟特性

仿真时,所有同步的时钟都是理想的:时钟的翻转是在瞬间完成的,模块之间的时钟沿都是对齐的,没有延迟的,没有抖动。 实际电路中,时钟在传输、翻转时都会有延迟。 完美的数字设计,也应该考虑这些不完美的时钟特性,否则也会造成时序不满足的状况。

下面对时钟的特性进行简单说明。

时钟偏移(skew)

由于线网的延迟,时钟信号在到达触发器端口时,不能保证不同触发器端口的时钟沿是对齐的,即不同触发器端口的时钟相位存在差异。 这种差异称为时钟偏移。 示意图如下:

图片

一般时钟偏移与时钟频率没有直接的关系,与走线长度、负载电容、负载数量等有关。

时钟抖动(jitter)

相对于理想时钟沿,实际时钟中存在的不随时间积累的、时而超前、时而滞后的偏移称为时钟抖动。 可以用抖动频率和抖动幅度对时钟抖动进行定量描述。 数字设计中,时钟抖动都是用时间来描述,示意图如下。

图片

时钟抖动可分为随机抖动和固定抖动。

随机抖动的来源为热噪声、半导体工艺等。

固定抖动的来源为开关电源、电磁干扰或其他不合理的布局布线等。

在综合工具 Design Compiler 中,时钟的偏移和抖动统一用不确定度 uncertainty 来统一表示。

转换时间(transition)

时钟从上升沿跳变到下降沿,或者从下降沿跳变到上升沿时,并不是“直上直下”不需要时间完成电平跳变,而是“斜坡式”需要一个过渡时间完成电平跳变。 这个过渡时间称之为时钟的转换时间,示意图如下。

图片

转换时间大小与单元库工艺、电容负载等有关。

时钟延时(lantency)

时钟从时钟源(例如晶振、PLL 或分频器输出端)触发到达寄存器端口的延迟时间,称为时钟延时。 时钟延时包含时钟源延迟(source latency)和时钟网络延迟(network latency),如下图所示。

图片

时钟源延时,是时钟信号从实际时钟原点到设计模块时钟定义点的传输时间。 上图所示为 3ns。

时钟网络延时,是从设计模块时钟定义点到模块内触发器时钟端的传输时间,传输路径上可能经过缓冲器(buffer)。 上图所示为 1ns。

由图可知,时钟源延时(source latency)是设计模块内所有触发器共有的延时,所以不会影响时钟偏移(skew)。

时钟树

数字设计时各个模块应当使用同步时钟电路,同步电路中被相同时钟信号驱动的触发器共同组成一个时钟域。 理想电路中,时钟信号会同时到达同时钟域所有触发器的时钟端。 但是实际中因为各种延迟的存在,这种无延迟的时钟特性是很难实现的。 而且时钟信号的驱动能力有限,难以独立的为一个包含较多的触发器的时钟域提供有效扇出。 为解决时钟延迟与驱动的问题,就需要采用时钟树系统对时钟信号进行管理,来确保时序的良好和大量的扇出。

时钟树,是个由许多缓冲单元 (buffer cell) 平衡搭建的网状结构。 一般由一个时钟源点,经一级一级的缓冲单元搭建而成。 增加 clock buffer(图中橙色三角模块) 的实际时钟树结构如下所示。

图片

蓝色的上升沿符号表示时钟的转换时间(transition),红色的实线则表示时钟延时 (latency),包含 network delay 和 source latency,绿色的虚线表示时钟不确定度(uncertainty),包括时钟偏移(skew)和时钟抖动(jitter)。

时钟树并不是来减少时钟信号到达各个触发器的时间,而是减少到达各个触发器之间的时间差异。 一般是后端设计人员通过插入 clock buffer 完成时钟树的设计。 前端设计人员,往往需要保证时钟方案与数字逻辑的功能正确性。

其他时钟分类:

同步、异步时钟

当时钟同源且满足整数倍关系是,一般可以认为时钟是同步的。 数字设计中同步时钟的定义比较宽泛。 同时钟域下的逻辑不需要进行同步处理。

下面从同步电路的角度来理解同步时钟的概念。

同步电路是由时序和组合逻辑电路构成的电路。 同步电路的特点是各触发器的时钟端全部连接在一起,并接在系统时钟端。 只有当时钟脉冲到来时,电路的状态才能改变。 改变后的状态将一直保持到下一个时钟脉冲的到来。 这期间无论外部输入 x 有无变化,状态表中的每个状态都是稳定的。

门控时钟

门控时钟的基本原理:使能信号有效的时候,打开时钟。 使能信号无效的时候,关闭时钟。

图片

由于门控时钟可以将工作时钟在适合的时间关闭,所以门控时钟在低功耗设计中有着广泛应用。 门控时钟最简单是实现逻辑是将使能信号直接与时钟信号做“与”操作,但这样是不安全的,容易出现毛刺现象。 详细门控时钟介绍请参考《6.4 RTL 级低功耗设计(下)》。

双边沿时钟

某些模块可以在时钟的上升沿和下降沿都进行数据传输,达到速率增倍的效果。

DDR (Double Data Rate) SDRAM 是典型的采用双边沿传输数据的例子。

典型 DDR 数据传输示意图如下。

图片

下面对时钟双边沿传输数据的行为进行一个简单的仿真。

基本设计思路是,利用时钟双边沿对数据进行读取,然后通过与时钟相反的片选信号对数据进行选择输出,完成数据在时钟双边沿的传输。

Verilog 代码描述如下 。

module double_rate(
    input               rstn ,
    input               clk,
    input               csn,


    input [7:0]         din,
    input               din_en,
    output [7:0]        dout,
    output              dout_en);


   //capture at posedge
   reg [7:0]            datap_r ;
   reg                  datap_en_r ;
   always @(posedge clk or negedge rstn) begin
      if (!rstn) begin
         datap_r        <= 'b0 ;
         datap_en_r     <= 1'b0 ;
      end
      else if (din_en) begin
         datap_r        <= din ;
         datap_en_r     <= 1'b1 ;
      end
      else begin
         datap_en_r     <= 1'b0 ;
      end
   end


   //capture at negedge
   reg [7:0]            datan_r ;
   reg                  datan_en_r ;
   always @(negedge clk or negedge rstn) begin
      if (!rstn) begin
         datan_r        <= 'b0 ;
         datan_en_r     <= 1'b0 ;
      end
      else if (din_en) begin
         datan_r        <= din ;
         datan_en_r     <= 1'b1 ;
      end
      else begin
         datan_en_r     <= 1'b0 ;
      end
   end


   assign dout = !csn ? datap_r : datan_r ;
   assign dout_en = datan_en_r | datap_en_r ;
endmodule

testbench 描述如下,其中双边沿数据传输模块的时钟频率为 100MHz,但输入的数据速率为 200MHz。

`timescale 1ns/1ps
module test ;
   reg          clk_100mhz, clk_200mhz ;
   reg          rstn ;
   reg          csn ;
   reg [7:0]    din ;
   reg          din_en ;
   wire [7:0]   dout ;
   wire         dout_en ;


   always #(2.5)    clk_200mhz  = ~clk_200mhz ;
   always @(posedge clk_200mhz)
                    clk_100mhz  = ~clk_100mhz ;


   initial begin
      clk_100mhz  = 0 ;
      clk_200mhz  = 0 ;
      rstn        = 0 ;
      din         = 0 ;
      din_en      = 0 ;
      csn         = 0 ;
      //start work
      #11 rstn    = 1 ;
      @(negedge clk_100mhz) ;
      din_en      = 1 ;
      #0.2 ;
      csn         = 1 ; //csn=1 时输出下降沿采集的数据
      //generate csn
      forever begin
         @(posedge clk_100mhz) ;
         #0.2 ;         //增加些许延迟确保数据采集正确
         csn = 0 ;      //csn=0 时输出上升沿采集的数据
         @(negedge clk_100mhz) ;
         #0.2 ;
         csn = 1 ;      //csn=1 时输出下降沿采集的数据
      end
   end


   always @(negedge clk_200mhz) begin
      din <= {$random()} % 8'hFF ;  //产生传输的随机数据
   end


   double_rate u_double_rate(
     .rstn      (rstn),
     .clk       (clk_100mhz),
     .csn       (csn),
     .din       (din),
     .din_en    (din_en),
     .dout      (dout),
     .dout_en   (dout_en));


   initial begin
      forever begin
         #100;
         if ($time >= 10000)  $finish ;
      end
   end


endmodule

前几个数据的仿真结果如下。

由图可知,数据传输正常,且速率为时钟频率的 2 倍。

图片

本次只是对时钟双边沿传输数据进行简单的仿真,并不是仿真 DDR 的工作原理。 DDR 双倍速率传输数据的工作原理远比此次仿真复杂的多。

但是一般情况下,不建议使用双边沿时钟逻辑,主要有以下几点原因。

always 块中,不能同时使用上升沿和下降沿作为敏感列表,也不能在 2 个always 块中为同一个变量赋值,例如下列描述就是错误的。 虽然 RTL 编译可能不会报错,但也不能综合成实际电路。 这就导致了信号间通信的难度。

always @(posedge clk or negedge clk) begin

数据传输速率是数据时钟频率的两倍,如果使用时钟上升沿和下降沿逻辑进行 RTL 建模,则还需要翻转速率和时钟一致的片选信号; 如果不使用片选信号,模块内应该引入数据时钟频率 2 倍的同源时钟信号,才可以正常对数据进行选择。

当使用的双边沿时钟逻辑之后,需要对上升沿和下降沿都进行合理的约束。 时钟约束就会变得复杂,布局布线要求更加严格,调试难度增加。

使用时钟双边沿进行设计,要求时钟的质量很高,设计时钟树时也需要考虑众多因素。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 反馈电路
    +关注

    关注

    11

    文章

    146

    浏览量

    37195
  • 振荡器
    +关注

    关注

    28

    文章

    3832

    浏览量

    139047
  • 振荡电路
    +关注

    关注

    17

    文章

    502

    浏览量

    98778
  • 时钟
    +关注

    关注

    10

    文章

    1733

    浏览量

    131458
  • 时钟源
    +关注

    关注

    0

    文章

    93

    浏览量

    15958
收藏 人收藏

    评论

    相关推荐

    数字IC电源、时钟、接口相关的滤波设计

    0 前言 本文为EMC小知识学习简笔系列的第三篇,前文EMC小知识学习简笔(二)介绍了EMC三要素、插入损耗及电源滤波相关案例,本文主要介绍数字IC电源、时钟、接口
    的头像 发表于 09-06 09:39 4601次阅读
    数字IC电源、<b class='flag-5'>时钟</b>、接口<b class='flag-5'>相关</b>的滤波设计

    系统时钟相关配置

    时钟配置概述时钟概述经过前文对GPIO、USART外设的初步学习,发现有两个基本知识需要补充学习,一个是系统时钟相关配置,另一个是中断事件
    发表于 08-12 06:57

    RTC实时时钟相关知识点汇总,不看肯定后悔

    RTC实时时钟相关知识点汇总,不看肯定后悔
    发表于 11-23 07:12

    32单片机时钟相关知识

    32单片机时钟相关知识使用HSE配置系统时钟,可以用来控制灯的亮灭快慢
    发表于 12-06 07:01

    消毒柜相关知识

    消毒柜相关知识 为使大家进一步了解消毒柜基本知识,现简单介绍一些消毒柜相关知识。     基本术
    发表于 01-14 16:40 1342次阅读

    电子时钟设计电子时钟程序相关资料下载

    电子发烧友网站提供《电子时钟设计电子时钟程序相关资料下载.zip》资料免费下载
    发表于 05-26 08:00 129次下载

    分享关于时钟电路设计的相关知识

    遵循良好的设计准则,选择合适的时钟树拓扑结构,采用高质量的芯片是非常好的做法,但这也并不能保证时钟是完全令人满意的。很多其他的因素也可以引入抖动,例如不匹配的信号线长度,EMI,电压波动甚至机械应力(影响晶体的压电特性),这些因素都是不可预测的。
    的头像 发表于 08-20 10:44 7542次阅读
    分享关于<b class='flag-5'>时钟</b>电路设计的<b class='flag-5'>相关</b><b class='flag-5'>知识</b>

    浅谈STM32时钟配置及相关问题

    STM32时钟配置及相关问题
    的头像 发表于 03-24 11:16 4148次阅读
    浅谈STM32<b class='flag-5'>时钟</b>配置及<b class='flag-5'>相关</b>问题

    STM32F030_RTC实时时钟相关知识资料下载

    电子发烧友网为你提供STM32F030_RTC实时时钟相关知识资料下载的电子资料下载,更有其他相关的电路图、源代码、课件教程、中文资料、英文资料、参考设计、用户指南、解决方案等资料,希望可以帮助到广大的电子工程师们。
    发表于 04-04 08:55 13次下载
    STM32F030_RTC实时<b class='flag-5'>时钟相关</b>的<b class='flag-5'>知识</b>资料下载

    043-ACMICPC相关知识

    043-ACMICPC相关知识(开关电源中高压电容怎么选择)-ACMICPC相关知识;ACMICPC相关
    发表于 07-26 11:56 12次下载
    043-ACMICPC<b class='flag-5'>相关</b><b class='flag-5'>知识</b>

    总降调度相关知识

    总降调度相关知识(开关电源威廉希尔官方网站 与设计潘pdf)-总降调度相关知识                   
    发表于 09-23 16:33 8次下载
    总降调度<b class='flag-5'>相关</b><b class='flag-5'>知识</b>

    32单片机 时钟 HSE配置系统时钟(五)

    32单片机时钟相关知识使用HSE配置系统时钟,可以用来控制灯的亮灭快慢
    发表于 11-23 18:21 8次下载
    32单片机 <b class='flag-5'>时钟</b> HSE配置系统<b class='flag-5'>时钟</b>(五)

    时钟抖动解秘—高速链路时钟抖动规范基础知识

    时钟抖动解秘—高速链路时钟抖动规范基础知识
    发表于 11-07 08:07 2次下载
    <b class='flag-5'>时钟</b>抖动解秘—高速链路<b class='flag-5'>时钟</b>抖动规范基础<b class='flag-5'>知识</b>

    QAM调制的相关知识

    本文旨在总结最近复习的QAM调制的相关知识
    的头像 发表于 05-23 11:47 3061次阅读
    QAM调制的<b class='flag-5'>相关</b><b class='flag-5'>知识</b>

    母线保护相关知识分享

    母线保护相关知识分享
    的头像 发表于 01-19 10:29 565次阅读
    母线保护<b class='flag-5'>相关</b><b class='flag-5'>知识</b>分享