0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

一种快速DFT DRC检查的功能介绍

全栈芯片工程师 来源:NanDigits 2023-03-06 09:15 次阅读

介绍

芯片做功能ECO时,DFT部分的逻辑常常被破坏,这是由于正常工作模式下修改设计的原因。在功能ECO时,DFT的控制信号被设为无效,ECO工具意识不到DFT逻辑被更改,并且形式验证也验证不出来。我们发现,当ECO过的网表送给DFT工具,DFT工具需要运行很长时间来识别网表是否存在问题。

NanDigits GOF提供了一种快速DFT DRC检查的功能,来检查DFT逻辑中的问题。DFT中最基本的DRC检查就是确认扫描链是否完整,就是说,GOF可以捕获和输出测试进行中的测试pattern。另外,在测试模式下,DFT的时钟和复位必须是要受控的,以便来使能合适的测试pattern。

下图是DFT模式使能后的示意图,TEST_MODE=1,TEST_CLOCK被送到每个DFF的时钟端。

6032a9e2-bb5e-11ed-bfe3-dac502259ad0.png

示例

下面是GOF做DFT DRC检查的脚本,先读入lib库和网表,再设置使能DFT模式,并创建时钟、复位、si/so扫描链对,最后运行dft_drc()命令来执行DFT DRC的检查。

# dft_drc.pl
set_log_file("dft_drc.log");#设计log
read_library("art.5nm.lib");#读入lib库
read_design('-imp', 'dft_top.v'); # 读入带有DFT的网表
set_top("DFT_TOP");               # 设置顶层


set_pin_constant("test_scan_shift",1);# 设scanshift为1
set_pin_constant("all_test_reg/Q",1);#设TDRall_test寄存器输出Q为1
set_pin_constant("test_mode_reg/Q",1);#设TDRtest_mode寄存器输出Q为1


create_clock("occ_add_1_inst/U0/Z",10);#创建时钟,周期10ns,可能有多个
create_clock("occ_add_2_inst/U0/Z",10);
create_reset("power_on_reset",0);#创建reset


set_top("DESIGN_TOP");                   # pin_si/pin_so是DFT_TOP的内部pin
set_scan_pairs("pin_si[0]","pin_so[0]");#添加扫描链对
set_scan_pairs("pin_si[1]", "pin_so[1]");


set_top("DFT_TOP");#回到顶层
my$err=dft_drc;#运行DFT DRC检查
if($err){
  gprint("DFT DRC found $err errors
");
}
运行DFT DRC检查:
gof -run dft_drc.pl

结语

NanDigits GOF提供了快速DFT DRC的检查和修复,来保证功能ECO不会影响到DFT扫描链,缩短功能ECO后的DFT修复和验证的时间,帮助客户更快的Tapeout。最新版GOF10.4支持此功能,欢迎试用评估。




审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • DFT
    DFT
    +关注

    关注

    2

    文章

    231

    浏览量

    22729
  • DRC
    DRC
    +关注

    关注

    2

    文章

    149

    浏览量

    36183
  • ECO
    ECO
    +关注

    关注

    0

    文章

    52

    浏览量

    14900

原文标题:用NanDigits GOF来做DFT DRC检查

文章出处:【微信号:全栈芯片工程师,微信公众号:全栈芯片工程师】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    典型的DRC案例介绍

    在进行DFT Logic的设计和插入之前,DFT工程师会先使用EDA工具对原Design执行DRC(Design Rule Checking),即设计规则检查
    的头像 发表于 09-15 14:32 1813次阅读
    典型的<b class='flag-5'>DRC</b>案例<b class='flag-5'>介绍</b>

    一种同时计算DFT系数和MDCT系数的新算法

    【作者】:郭泽华;【来源】:《电声威廉希尔官方网站 》2010年02期【摘要】:DFT和MDCT是音频编码算法中应用较多的2时频分析方法。给出了一种同时计算DFT系数和MDCT系数的算法,并对原理
    发表于 04-23 11:13

    HyperLynx DRC功能和优势

    HyperLynx® DRC款强大、快速的免费电气设计规则检查工具,既可 让验证流程自动进行,又能节省手动检查的时间。HyperLyn
    发表于 10-08 07:45

    电气设计规则检查工具HyperLynx DRC

    HyperLynx® DRC PE 是款强大、快速的电气设计规则检查工具,既可让 验证流程自动进行,又能使您以迭代方式执行设计检查。Hyp
    发表于 10-08 08:18

    如何使用实时在线的DRC错误检查与管理设置功能

    命令可以打开DRC的规则设置窗口。(10)在Options菜单中,Online DRC是开启实时DRC检查的总开关,设置成ON后开启了实时DRC
    发表于 07-06 15:09

    一种基于改进DFT算法的相位差测量研究_陈孔阳

    一种基于改进DFT算法的相位差测量研究_陈孔阳
    发表于 03-19 11:46 1次下载

    Altium显示DRC错误的检查方法

    Altium有时候总是显示DRC错误,不知道哪里出了问题,下面小编带大家学习下常见的DRC检查有哪些?
    的头像 发表于 09-23 12:27 3.4w次阅读

    PCB设计电气规则检查器解决DRC问题

    PADS® HyperLynx® DRC 提供功能强大的定制 PCB 设计电气规则检查器。不同于走线间距和线板边缘边界等传统 PCB 检查,PADS HyperLynx
    的头像 发表于 05-21 06:08 6526次阅读

    为什么DRC检查总是会报错

    前期为了满足各项设计的要求,我们会设置很多约束规则,当个PCB单板设计完成之后,通常要进行DRC检查。那么DRC检查到底有哪些具体事项?
    的头像 发表于 05-29 14:43 2.1w次阅读
    为什么<b class='flag-5'>DRC</b><b class='flag-5'>检查</b>总是会报错

    基于Cadence软件DRACULA工具的DRC检查

    基于Cadence软件DRACULA工具的DRC检查(ups电源威廉希尔官方网站 维修)-该文档为基于Cadence软件DRACULA工具的DRC检查讲解文档,是
    发表于 09-27 15:25 34次下载
    基于Cadence软件DRACULA工具的<b class='flag-5'>DRC</b><b class='flag-5'>检查</b>

    PCB layout有DRC检查,为什么还要用DFM?

    。   可制造性设计 (DFM) 是一种设计验证方法,与组要求相关联,这些要求可被视为基于严格的通过或失败标准的设计规则,检查 (DRC) 方法中的缺失的区域。   这是因为 DFM
    的头像 发表于 11-03 13:28 878次阅读

    【实用干货】PCB layout有DRC检查,为什么还要用DFM?

    最近硬件工程师同行提出疑问,在硬件设计过程中layout完成后有DRC检查,已经对设计工艺规则做了检查,那么DFM可制造性分析还有必要吗?今天就为大家用篇文章 说明下
    的头像 发表于 11-17 08:20 4428次阅读

    NanDigits GOF提供一种快速DFT DRC检查功能

    在芯片做功能ECO时,DFT部分的逻辑常常被破坏,这是由于正常工作模式下修改设计的原因。
    的头像 发表于 02-22 11:37 743次阅读

    什么是DFT友好的功能ECO呢?

    DFT是确保芯片在制造过程中具有可测试性的一种威廉希尔官方网站 。DFT友好的ECO是指在进行ECO时, 不会破坏芯片的DFT功能或降低
    的头像 发表于 03-06 14:47 2275次阅读

    解析什么是DFT友好的功能ECO?

    DFT是确保芯片在制造过程中具有可测试性的一种威廉希尔官方网站 。DFT友好的ECO是指在进行ECO时, 不会破坏芯片的DFT功能或降低
    的头像 发表于 05-05 15:06 1872次阅读
    解析什么是<b class='flag-5'>DFT</b>友好的<b class='flag-5'>功能</b>ECO?