上拉电阻和下拉电阻之间有什么区别

上拉是用电阻将不确定的信号箝位到高电平，电阻器还充当限流器。同样，下拉意味着通过电阻将不确定信号箝位到低电平。上拉是向器件输入电流，下拉是输出电流。

I 上拉电阻s

通常，非集电极（或漏极）开路输出电路（如普通栅极电路）只能提供有限的电流和电压，但上拉电阻可以为电路创建输出电流通道。

1. 概念

将电阻从电源的高电平引出并将其连接到输出端子。

（1） 如果输出电平为OC（集电极开路，TTL）或OD（漏极开路，CMOS），则在没有上拉电阻的情况下将无法工作。没有电源，任何电阻器都无法输出高电平。

（2）如果电路中已经有上拉电阻，但电阻过大，压降过高，则输出电流过大时输出电平会降低。在这种情况下，可以施加一个上拉电阻器来为电阻器提供电流并“上拉”电平。将电阻与IC内部的上拉电阻并联，总电流随总电阻的减小而增加。这种方法也可用于匹配栅极电路的电平。还应该注意的是，在线性范围内工作的电阻的上拉电阻不能太小。

2. 使用原因

通常，当IC用于单键触发时，如果没有内阻，为了保持键未触发或触发后恢复到原始状态，必须在IC外部连接另一个电阻。

数字电路有三种状态：高电平、低电平和高电阻状态。 在某些应用中，高电阻状态是不可取的，可以根据设计要求通过向上或向下拉来稳定。

有些 I/O 端口可以设置，有些不能，有些端口是内置的，有些是外部连接的。I/O端口的输出类似于晶体管，当它连接到电阻器和电源时，电阻器成为上拉电阻。同样，端口在正常情况下处于高电平，但是当它通过电阻连接到地时，电阻器会变成下拉电阻。

上拉电阻用于在总线驱动能力不足时提供电流。一般来说，上拉会增加电流，下拉电阻用于吸收电流。

三、上拉电阻的功能与缺陷

（1） 功能

● 当TTL电路驱动CMOS电路时，如果电路的输出高电平低于CMOS电路的最低高电平（一般为3.5V），则需要在TTL的输出端连接一个上拉电阻，以提高输出高电平。

● 栅极电路必须使用上拉电阻来提高输出高电平。

● 为了增强输出引脚的驱动能力，一些微控制器通常使用上拉电阻。

● 在CMOS芯片上，为防止静电造成损坏，未使用的引脚不应浮动。相反，连接一个上拉电阻以降低输入阻抗，并为负载屏蔽提供路径。

● 在芯片引脚上增加一个拉电阻，提高输出电平，从而提高输入信号的噪声容限，增强抗干扰能力。

● 提高主线的抗电磁信号能力。如果引脚浮动，则很容易受到外部电磁干扰的影响。

●长线传输中的不匹配电阻容易引起反射波干扰。使用拉电阻可以匹配电阻并有效抑制干扰。

（2） 缺陷

当电流流过上拉电阻时，上拉电阻通常会消耗额外的能量，这可能会导致输出电平延迟。此外，一些逻辑芯片对通过上拉电阻引入的电源的瞬态很敏感，因此需要带滤波的独立电压源。

4. 注意事项

需要注意的是，如果上拉电阻过大，输出电平会出现延迟（RC延迟）。

通常，CMOS栅极电路的输出引脚不能浮动，而应连接到上拉电阻并设置为高电平。

上拉电阻的选择原则是：

（1）考虑到芯片的省电和吸电流能力，电阻应足够大。如果电阻大，电流会小。

（2）上拉电阻应小，以保证足够的驱动电流。当电阻小时，电流很大。

（3）对于高速电路，过大的上拉电阻的边缘可能会变平。

5. 上拉电阻的计算原理

（1）最大值的计算原理

确保上拉电阻明显小于负载阻抗，以便输出在高电平下有效。

例如，如果负载阻抗为1K，电源电压为5伏，如果要求高电平不低于4.5伏，则最大上拉电阻R≧1K，这意味着最大值为1k。如果超过 1k，则输出高电平将小于 4.5 伏。

（2）最小值的计算原则

确保不超过晶体管的额定电流。如果晶体管不是场效应管而是普通的三极管，也可以根据饱和电流计算最小值。

例如，如果Rmin= 5v/47mA = 106欧姆，如果电阻小于该电阻，晶体管将过饱和。如果大于此值，则管的导体电阻会变大，不利于低电平输出。

6.上拉电阻的应用

可以在逻辑门与其输入端之间放置一个上拉电阻。例如，输入信号可以通过电阻上拉，开关或跳线可以将输入连接到地面。此外，它还可用于信息分配和选择，或 外部设备信号的错误检测和校正。

当逻辑器件没有提供电流时，上拉电阻也可以工作。集电极开路具有上拉电阻，此类电路的输出信号通常用于驱动外部设备，将逻辑电路和连接到一条总线的多个设备组合在一起。

此外，上拉电阻可以与其他逻辑器件焊接在同一电路板上。在许多微控制器中，预计会将外部可编程上拉电阻施加到嵌入式控制应用中，以减少对外部元件的需求。

II 下拉电阻器

下拉电阻直接接地，当它连接到二极管时，端连接到低电平。它被称为下拉电阻，因为电路节点的电平被下拉到地。

1. 基本 C值

（1） 通过电阻将不确定信号接地，并将其固定在低电平。

（2） 下拉是输出器件的电流

（3） 当与下拉电阻连接的IO端口设置为输入状态时，其正常状态处于低电平。

2. 晶体管基板上的下拉电阻

由于以下原因，在晶体管基极上施加下拉电阻：

（1） 防止噪音干扰

使用下拉电阻可以防止晶体管因噪声信号的影响而发生故障，从而使晶体管截止更加可靠。

晶体管的基极不能悬挂。当输入信号不确定时（如处于高阻抗状态），增加一个下拉电阻可以有效地将电路接地。

特别是当GPIO（通用输入/输出）连接到这个基座时，如果带有GPIO的IC刚刚上电并初始化，GPIO的内部也处于导通状态，非常不稳定，容易产生噪声，导致故障。在这种情况下，增加一个下拉电阻可以消除这种影响。如果当其持续时间很短时出现尖锐的脉冲电平，则电压很容易被电阻下拉，否则就不能下拉。

（2）避免时滞

当晶体管开关打开时，最好使用较短的ON和OFF时间。为了防止晶体管中剩余电荷在关断状态下造成的时间滞后，在基极和发射极之间增加了一个下拉电阻进行放电。如果有高频和深度饱和，应特别注意。

（3） 便于设置偏置电压

在基极上增加一个下拉电阻，主要是设置一个偏置电压，这样就不会有信号失真。特别是当输入信号中有交流电时，如果温度升高，Ic就会增加，导致Ie的增大和Re上的电压下降。由于Vbe = Vb-IeRe，而Vb基本上由下拉电阻保持，所以Vbe减小了。Vbe的降低使Ib降低，导致Ic的增加，使Ic基本恒定。这也是反馈控制的原理。

反馈控制系统

同时，为了防止输入电流过大，增加一个电阻可以分一部分电流，这样大电流就不会直接流入晶体管而损坏它。

MOS晶体管还需要一个下拉电阻来设置栅极偏置。由于MOS晶体管内部的三个引脚相互绝缘，因此会产生电容效应。当信号消失时，内部等效电容可以通过下拉电阻放电，否则会发生逻辑错误。

三、上拉电阻和下拉电阻的设置

当我们选择上拉和下拉电阻时，应考虑开关管的特性和下拉电路的输入特性，可以从以下几个方面来说明：

● 驱动能力和功耗

以上拉电阻为例，一般来说，如果上拉电阻越小，驱动能力就会更强，功耗也会更大。这应该是

● 驱动低电平电路需求

同样，以上拉电阻为例。当高电平输出且开关关闭时，上拉电阻应能够为下部电路提供足够的电流。

● 高低电平

不同电路中高电平和低电平的阈值电平不同，应适当设置电阻，以确保可以输出正确的电平。以上拉电阻为例，当输出为低电平且开关导通时，上拉电阻和开关管的导通电阻应低于零电平。

● 频率特性

对于上拉电阻，上拉电阻与开关管漏源电极之间的电容以及较低电平电路之间的输入电容很容易造成RC延迟。阻力越大，延误越大。

IV 上拉电阻和下拉电阻的原理分析

在电路图-1中，假设晶体管T1在有电压输入时处于饱和状态。

电路图-1

0-5V的脉冲电压输入到T1的基极。当输入电压为5V时，设置T1 Ube = 0.7V，因此 T1的基极电流：

把T2的基极电流放在一边，因为T1是饱和的，那么Uce = 0.3V，所以：

电路图-2

现在我们来看电路图-2 因为T2有输入电阻，我们把它和基极电阻结合起来变成5K，也就是图中的Rrsr。首先，使T1的输入电压为0V，T1将被切断，其集电极应输出高电平。但实际集电极电压是

既不高也不低。如果输入电压略高于0V，T1可能会进入放大器区域，这将大大增加晶体管的功耗，并且集电极电压将不稳定。

当T1管饱和时，从逻辑上讲，其集电极电压为0.3V，这是一个低电平。收集器的节点-电流关系为：

那是：

无论是使用T1晶体管还是电路中的任何其他组件，都可以满足这一点。因此，当增加落后电平系统时，会影响前一级的截止电压，使晶体管的集电极电压从高电平下降到既不高也不低的状态。

电路图-3

在这种情况下，可以将上拉电阻连接到后电路的输入端，如 电路图-3中的R。该电阻的一端连接到电源Vcc，另一端连接到输入端子。

假设Rs = 5K，电阻10K和5K的并联值为：

，

所以T1集电极的截止电压为：

，

这比计算的最后一个值高得多。

因此，上拉电阻用于增加输入级的高电平输入电压。

需要注意的是，当T1管饱和时，上拉电阻产生的电流会流入集电极。因此，上拉电阻是T1的吸电流负载。当我们选择上拉电阻的特定电阻时，应考虑前一阶段的加热功耗。

并且通过用相同的方法分析，我们可以看到下拉电阻是前一级的电流负载，对前一级晶体管的关断状态有影响。

V 上拉和下拉电阻电路

1. 上拉 R电钻器 C轴

上拉电阻电路如图所示，它是数字电路中的逆变器。当没有低电平注入逆变器的输入端UI时，上拉电阻R1可以使输入端稳定在高电平，防止导致逆变器故障的低电平干扰。

如果没有上拉电阻，逆变器的输入端被挂起，因此外部低电平干扰很容易进入逆变器，从而导致逆变器向输出高电平的方向翻转。

2. 下拉式 R 电击器 C电击器

该图显示了数字电路中的逆变器。输入端Ui 通过下拉电阻R1接地，因此当没有高电平输入时，输入端可以稳定在低电平，而不会产生导致逆变器故障的高电平干扰。

如果省略下拉电阻R1，则逆变器的输入端悬空且处于高阻抗。结果，外部高电平干扰很容易从输入端添加到逆变器中，使逆变器向输出低电平方向翻转。