超高速微控制器硬件增强串口功能

本应用笔记介绍了达拉斯半导体DS89C430和DS89C450超高速微控制器的全新串行端口特性。增加时钟倍频器允许用户选择原始频率四分之一的晶体，以产生相同的波特率并降低EMI。

概述

与每个指令周期至少需要8051个时钟的原始12架构相比，超高速微控制器具有先进的8051内核架构，能够在短短一个时钟周期内执行指令。为了补充高性能内核，标准8051片上外设中集成了新的硬件功能。其中两个新功能，时钟乘法器和可选的高速时钟到定时器，可以直接影响串行端口的波特率生成。本文档的目的是解释这两个新功能与串行端口波特率生成之间的交互。

串行端口模式

DS89C430串行端口提供四种基本工作模式。模式 0 允许使用源自系统时钟的波特时钟对 8 位数据进行半双工同步通信。模式 1 允许 8 位数据与源自定时器 1 或定时器 2 的波特时钟进行全双工异步通信。模式 3 与模式 1 的不同之处在于支持 9 位数据传输和接收。模式2同样提供9位数据通信，但其波特时钟直接来自振荡器频率。为了支持模式 1、2 和 3 异步通信，起始位始终位于数据之前，停止位始终位于数据之后。每种串行端口模式的完整详细信息可在超高速微控制器用户指南中找到。

时钟乘法器

超高速微控制器集成了片上时钟倍频器，可在降低外部晶体时钟频率的情况下提供更高的性能。乘法器可以配置为生成双倍 （2X） 或四倍 （4X） 的内部系统时钟，由 2X/4X 特殊功能寄存器位 （PMR.3） 控制。请注意，由此产生的2倍或4倍乘法系统时钟仍不能超过数据手册中规定的最大工作频率。有关乘法器的完整详细信息，请参阅超高速微控制器用户指南。

一旦时钟乘法器输出被选为内部系统时钟（CD1：0 = 00b），从系统时钟派生的某些串行端口波特率时钟（不再等于外部振荡器频率）将发生变化。图 1 突出显示了使用 2X 或 4X 乘法系统时钟时可能受影响的串行端口时钟。串行模式 0 波特率始终不同，串行模式 2 波特率永远不会不同，串行模式 1、3 波特率可能不同，具体取决于所使用的定时器和/或定时器输入时钟选择。如图1所示，表1表示哪些串行端口模式受时钟乘法器的影响。附录 A 包含使用 2X 或 4X 时钟乘法器模式时执行波特率计算的详细公式。

图1.串行端口时钟受时钟乘法器输出选择的影响 （CD1：0 = 00b）。

优点：更快的波特率，更低的EMI

使用时钟乘法器时，应用优势可能很大。一个原始频率四分之一的外部晶体时钟可用于产生与以前相同的串行模式 0 和（定时器 1 生成）模式 1、3 波特率，但 EMI 大大降低。或者，当内部乘以 2 倍或 4 倍时，相同的外部晶体现在可以生成高达四倍的波特率！

高速输入时钟至定时器

为了使片上定时器对应用最有用，每个定时器都应能够以相当于最小指令周期的速率跟踪时间。对于以 8051 个振荡器时钟执行指令的原始 12 架构，定时器以振荡器频率除以 12 速率计时。当达拉斯半导体公司推出其高速微控制器时，该微控制器缩短了四个振荡器时钟的机器周期，为每个定时器提供了一个可选择的振荡器频率除以4个输入时钟控制。当高速微控制器系列中添加时钟乘法器功能时，可选择的4分频被修改为系统时钟的函数，而不是振荡器时钟。现在，超高速微控制器具有单时钟周期指令执行功能。同样，每个片上定时器都进行了升级，集成了可选系统时钟除以1个输入。

CKMOD （0h） SFR 中包含的 T1MH、T2MH 和 T96MH 位分别使系统时钟除以 1 个输入到定时器 0、定时器 1 和定时器 2。启用定时器的高速系统时钟输入 （TxMH = 1） 将自动覆盖系统时钟除以 4 个输入 （TxM = 1） 设置。新的系统时钟除以 1 个定时器输入，如系统时钟除以 4 个输入，在使用定时器1时会影响波特率的产生。图2突出显示了可能受选择定时器1高速时钟输入影响的串行端口时钟。

图2.串行端口时钟受高速定时器1输入（T1MH = 1）选择的影响。

优点：波特率更快，波特率分辨率更高

相对于串行端口操作，除以1个输入时钟功能可转化为两个用户优势。首先，在系统时钟频率相同的情况下，使用定时器1时，现在可以为串行模式3和1生成四倍的波特率。其次，时钟定时器1的速度更快，可实现更高的波特率分辨率，从而可能减少与应用已使用的波特率相关的误差，或者使新的波特率在应用使用的可接受误差范围内。

例如，假设用户当前有一个以 20MHz 系统时钟频率运行的达拉斯高速微控制器应用程序。该应用程序使用其中一个串行端口与PC进行RS232通信，并要求两者之间的波特率不匹配<3%。如果使用定时器1（在8位自动重新加载模式下）生成波特率，下面的表2给出了Dallas高速微控制器与新型超高速微控制器的“良好”波特率样本。不可接受的波特率（不匹配> 3%）已用灰色阴影显示。表3对25MHz的系统时钟频率进行了相同的“良好”波特率比较。可以清楚地看到，启用高速定时器1输入时钟可提供更精细的波特率分辨率。附录 A 包含利用定时器1 （T1MH = 1） 的系统时钟输入时执行波特率计算的详细公式。

应用示例 #1

SPI 模式 （1，1） 接口，使用同步串行模式 0

虽然可以通过“位敲击”端口引脚与SPI™器件接口，但使用同步串行模式0可减少软件开销并实现更快的通信速度。同步串行工作模式在 TXD 引脚上提供移位时钟，并在移位时钟 （TXD） 的每个上升沿处在 RXD 引脚上写入/读取串行数据。由于 TXD 处于高电平状态，因此同步串行模式与 CPOL = 1、CPHA = 1 SPI 模式紧密对齐。由于同步串行模式不需要每个位的 3 样本多数投票方案（如异步串行模式），因此它能够比任何其他串行模式更快地实现波特率。下图显示了DS89C430微控制器与SPI模式（1，1）兼容EEPROM器件之间的接口。

图3.SPI兼容外设的串行端口接口示例。

串行端口 0 首先置于模式 0，并配置为产生系统时钟除以 4 波特时钟。根据所连接的SPI外设的时序限制，可能需要选择降低的系统时钟或系统时钟除以12波特时钟。在外部，TXD引脚（P3.1）提供串行时钟并连接到EEPROM的SCK输入。RXD 引脚 （P3.0） 通过连接到 EEPROM 的 SI 输入和 SO 输出来处理所有 SPI 数据事务。使用共享 SI/SO 配置的能力将取决于连接的 SPI 外设的 I/O 时序。第三个微控制器端口引脚未链接到片上串行端口硬件，用作SPI外设芯片选择输入。在本例中，端口引脚P3.2将连接到EEPROM/CS输入，并由软件手动置位和取消置位。由于串行端口首先通信LSB，而SPI外设希望首先通信MSB，因此在大多数情况下使用查找表进行字节转换。

已经创建了两个例程，XRAM_store 和 XRAM_recall，并且完全按照它们的名字简单地执行。XRAM_store例程将内部1kB SRAM的电流内容写入指定的1kB范围的EEPROM，而XRAM_recall将指定的1kB范围的EEPROM读取到DS89C430片内SRAM中。此代码仅用作示例，可轻松调整为访问微控制器或EEPROM存储器的不同地址范围，以较小或较大的块。

应用示例 #2

使用异步串行模式 485 的 RS-3 网络

异步串行端口模式以与普遍接受的RS-232协议兼容的格式发送和接收数据。超高速微控制器以其最大系统时钟频率（33MHz）运行时，并使用系统时钟定时器输入（T1MH = 1），可以实现超过2Mbaud的异步波特率。（超高速微控制器包含一个表格，显示每种串行模式的最特率）。遗憾的是，为了符合RS-232标准的物理要求，RS-232发送器必须提供±5V的最小输出电压摆幅，但不能超过30V/μs的压摆率。这些限制通常将RS-232兼容通信限制在较慢的波特率和较短的线路长度下。但是，当需要更高的传输速率时，与RS-232标准相关的限制不应妨碍异步串行模式的使用。首先，RS-232“兼容”（不兼容）收发器，能够进行MegaBaud™操作，目前可从Maxim/Dallas获得。其次，多个微控制器和/或其他异步串行设备之间的点对点连接允许创建能够以更快的波特率进行通信的用户定义网络。此外，还有物理层协议（例如RS-422和RS-485）支持更远距离的高速异步串行通信。

图4.使用硬件串行端口接口的RS-485网络示例。

上图显示了（485）个DS3C89微控制器之间的RS-430网络接口。异步串行模式使用 TXD 引脚进行传输，使用 RXD 引脚进行接收。这些引脚直接连接到RS-485收发器的DI（数据输入）和RO（接收输出）引脚。第三个微控制器端口引脚P1.4连接到DE（数据使能）和/RE（接收使能），并将用作半双工收发器的方向控制。网络使用主/从架构（1个主站，2个从站），其中每个从设备都有自己唯一的地址，在总线上传输之前必须首先由主设备寻址。所有器件均以 22.1184MHz 系统时钟频率运行，并使用定时器 1 产生 1.38M 波特率。生成此波特率所需的设置可在图后的表4中找到。

代码示例：主代码

主器件初始化为发送器，并驱动其收发器的DE（/RE引脚）至逻辑高电平。发送从地址后，主机将收发器置于接收模式。从机接收到两个数据字节后，主机将收发器返回到其发送模式。如果在一定时间内未从寻址从站接收到两个数据字节，则主站使用 13 位定时器0 超时。在对另一个从站寻址之前，主站将从地址和接收的数据字节（或指示未收到响应）发送到串行端口0。

审核编辑：郭婷