12GHz、超低相位噪声小数N分频锁相环的设计

本应用笔记详细介绍了集成外部VCO的完整12GHz、超低相位噪声小数N分频锁相环（PLL）的设计。它由高性能小数N分频PLL（MAX2880）、基于运算放大器的有源环路滤波器（MAX9632）和12GHz VCO（SYNERGY DXO11751220-5）组成。

图1.基于MAX2880的12GHz超低相位噪声小数N分频PLL。

主要特点：

超低相位噪声：92 飞秒有效值抖动 （1kHz-20MHz）

无需外部分频器

有源滤波器，调谐范围为 0.5V 至 15V

这款高性能PLL可用于生成混频器本振（LO）频率或ADC/DAC时钟，适用于微波点对点系统、测试和测量设备或汽车雷达。

相位噪声性能数据和详细的设置指南包含在本应用笔记中。

性能结果：

PLL的整体相位噪声通常由PLL的带内本底相位噪声和VCO相位噪声主导。为了构建超低相位噪声PLL，设计人员需要选择低相位噪声VCO和PLL。MAX2880能够在整数模式下实现-229dBc/Hz的带内相位本底噪声，在分数低噪声模式下实现-225dBc/Hz的带内相位本底噪声。

表1和图2给出了MAX2880在12GHz和不同模式时的相位噪声性能。

图2.12GHz相位噪声图。

详细设置指南：

本设计需要MAX2880评估板（EV kit）和12GHz外部VCO（Synergy DXO11751220-5）。

注：MAX2880评估板不包含Synergy VCO，需要对评估板进行一些修改。

验证MAX2880的默认功能。请参考MAX2880评估板数据资料了解详细操作步骤。

根据表2修改MAX2880评估板，并根据图3改变跳线位置。

根据图4连接评估板。确保所有电源设备均已关闭。

将VCO上电至+5V。

用+15V和+6V为MAX2870评估板上电。

对MAX2880寄存器进行所需模式编程： 整数低噪声模式：003C0000，06000001，6F00CE22，00002503，00000004，00000005 分数低噪声模式：003C0000，06000001，0F00FFFA，00000303，00000004，00000005 分数低杂散模式：

003C00C8，06000001，6F00CE22，00000B03，00000004，00000005

图3.跳线位置。

图4.详细设置图。

审核编辑：郭婷