0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

使用虚拟实验设计预测先进FinFET威廉希尔官方网站 的工艺窗口和器件性能

泛林半导体设备威廉希尔官方网站 来源:泛林半导体设备威廉希尔官方网站 2023-01-06 10:48 次阅读

负载效应 (loading) 的控制对良率和器件性能有重大影响,并且它会随着 FinFET(鳍式场效应晶体管)器件工艺的持续微缩变得越来越重要。当晶圆的局部刻蚀速率取决于现有特征尺寸和局部图形密度时,就会发生负载效应。刻蚀工艺 loading 带来的器件结构上的微小变化可能会对器件良率和性能产生负面影响,例如在伪栅多晶硅刻蚀过程中,由于刻蚀的负载效应,可能会在栅极和鳍结构交叉区域产生多晶硅边角残留,进而造成 FinFET 结构的改变,并直接影响 FinFET 栅极的长度和电学性能。多晶硅边角残留对良率和器件性能的影响,包括可接受的残留的尺寸大小,可使用 SEMulator3D提前预测。

FinFET器件的多晶硅边角残留

建模和工艺窗口检查

多晶硅边角残留会在鳍片栅极交叉区域产生金属栅极凸起。这些凸起可以在许多不同的 FinFET 节点上找到,多晶硅边角残留通常在伪栅多晶硅刻蚀工艺中形成。

27ff836c-8d44-11ed-bfe3-dac502259ad0.png

图1:在不同高度生成的3D边角残留及其轮廓

我们在 SEMulator3D 中构建了一个使用 SRAM111 结构的 5nm logic 虚拟工艺模型,以研究多晶硅刻蚀残留的行为。在这个interwetten与威廉的赔率体系 的多晶硅刻蚀工艺中,SEMulator3D 使用了图形负载刻蚀来模拟多晶硅残留轮廓。图1(左)显示了计算机生成的多晶硅残留结构,不同高度(鳍片顶部、中部和底部)的多晶硅轮廓见图1(右)。

在该模拟器件发生结构硬失效(如短路)之前,多大的多晶硅边角刻蚀残留是可以被接受的,可以通过在虚拟 DOE(实验设计)中测试100种残留宽度和高度的组合来研究这个问题。我们测量了虚拟制造过程中关键步骤的导体结构数量,作为了解器件中是否有短路或故障(如源漏外延与伪栅多晶硅之间的短路)的一个指标 。如果残留物太大并使伪栅多晶硅与源漏外延层短接,那么结构中导体结构 (net) 的数量将小于3。图2所示的等高线图包含不同残留宽度和高度下的导体结构数量,绿色区域显示,可以把器件源漏栅3个导体结构区分开的器件结构。考虑到残留宽度和高度的潜在制造差异(可能分别为1.5nm和5nm),安全的工艺窗口需要往左下方做适当平移(如蓝色虚线所示)。

28136f4e-8d44-11ed-bfe3-dac502259ad0.png

图2:包含不同残留物宽度和高度下导体结构数量的等高线图

多晶硅边角残留

对FinFET器件性能的影响

使用可接受的多晶硅残留(没有硬失效)之后,我们模拟了器件电学性能。结果表明,较大的残留实际上有益于开启状态下的驱动电流提升、关断状态下漏电流、亚阈值摆幅和漏致势垒下降 (DIBL) 的减小。与无残留的理想结构相比,它可以通过更高的开启状态电流 (108%) 和更低的关断状态漏电流 (50%) 提高器件性能。为了进一步了解该器件性能提升的机制,我们研究了存在较大残留时鳍片底部的开启和关断状态下的电流密度分布(见图3)。

开启状态时,如果存在多晶硅残留,通道长度会加大,残留覆盖了源极/漏极和栅极之间的部分串联电阻区,从而使这个区域的串联电阻减小,导致驱动电流增大;器件关断时,源极和漏极之间的大部分鳍片区域都可以由栅极控制。因此,当存在多晶硅残留时,源极和漏极之间的电阻较高,并带来较低的关断漏电流。

2823033c-8d44-11ed-bfe3-dac502259ad0.png

图3:鳍片底部的通/断态电流分布(上图:无残留,下图:有残留)

结论

本文中,我们使用了 Coventor SEMulator3D 来研究 5nm FinFET 工艺中的工艺窗口以及多晶硅边角刻蚀残留对器件性能的影响。这项研究帮助我们更好地了解不同伪栅多晶硅残留尺寸下可接受的工艺窗口和相关器件性能。我们的研究表明,不必追求多晶硅边角残留的最小化,而是可以通过控制多晶硅残留的尺寸,在不损失良率的同时获得器件性能的提升。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 晶体管
    +关注

    关注

    77

    文章

    9684

    浏览量

    138119
  • FinFET
    +关注

    关注

    12

    文章

    248

    浏览量

    90217
  • 负载效应
    +关注

    关注

    0

    文章

    16

    浏览量

    2775

原文标题:使用虚拟实验设计预测先进FinFET威廉希尔官方网站 的工艺窗口和器件性能

文章出处:【微信号:泛林半导体设备威廉希尔官方网站 ,微信公众号:泛林半导体设备威廉希尔官方网站 】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    5nm及更先进节点上FinFET的未来:使用工艺和电路仿真来预测下一代半导体的性能

    与比利时微电子研究中心 (imec) 的合作中,使用了SEMulator3D®虚拟制造威廉希尔官方网站 来探索端到端的解决方案,运用电路模拟更好地了解工艺变化的影响。我们首次开发了一种将SEMulator3D与BSIM紧凑型模型相耦合的方法,
    的头像 发表于 05-07 14:10 7752次阅读
    5nm及更<b class='flag-5'>先进</b>节点上<b class='flag-5'>FinFET</b>的未来:使用<b class='flag-5'>工艺</b>和电路仿真来<b class='flag-5'>预测</b>下一代半导体的<b class='flag-5'>性能</b>

    借助虚拟工艺加速工艺优化

    二维 (2D) 设计规则检查 (DRC) 已不足以用来规范设计以达成特定性能和良率目标的要求。同时完全依赖实验设计 (DOE) 来进行工艺表征和优化也变得难以操作。
    发表于 07-03 16:27 1399次阅读
    借助<b class='flag-5'>虚拟</b><b class='flag-5'>工艺</b>加速<b class='flag-5'>工艺</b>优化

    labview实验设计

    本人是labview的初学者,对于实验设计还一窍不通,希望大家多多帮助,谢谢...设计 一、 多路信号发生器(1~10)l可输出双路正弦波(方波、三角波)信号,其相位差可调。l信号的频率、幅值
    发表于 05-28 09:50

    基于labview的高频电子虚拟实验设计

    求一基于labview的高频电子虚拟实验的设计,本人在做毕业设计,望各位大侠帮忙!!!不胜感激!!最好有源程序,请发到389510391@qq.com,再次感谢!!!基本要求1、包含实验内容、
    发表于 04-26 12:34

    基于LabVIEW的虚拟示波器仿真实验设计

    基于LabVIEW的虚拟示波器仿真实验设计
    发表于 04-26 17:59

    基于FinFET IP的数据转换器设计

    工艺威廉希尔官方网站 的演进遵循摩尔定律,这是这些产品得以上市的主要促成因素。对整个行业来说,从基于大体积平面晶体管向FinFET三维晶体管的过渡是一个重要里程碑。这一过渡促使工艺威廉希尔官方网站 经过了几代的持续演进,并且减小
    发表于 07-17 06:21

    实验设计基础

    实验设计的意义:应用数理统计学的基本知识,讨论如何合理地安排试验、取得数据,然后进行综合科学分析,从而尽快获得最优组合方案。在工程学领域是改进制造过程性能的非常
    发表于 06-29 14:20 18次下载

    Xilinx与台积电合作采用16FinFET工艺,打造高性能FPGA器件

    ,采用台积公司先进的16纳米FinFET (16FinFET工艺打造拥有最快上市、最高性能优势的FPGA
    发表于 05-29 18:21 990次阅读

    最优实验设计与Laplacian正则化的WNN的非线性预测控制_

    最优实验设计与Laplacian正则化的WNN的非线性预测控制_任世锦
    发表于 01-08 11:20 6次下载

    基于STM32的步进电机转速控制实验设计

    基于STM32的步进电机转速控制实验设计
    发表于 09-28 16:00 79次下载
    基于STM32的步进电机转速控制<b class='flag-5'>实验设计</b>

    燃气轮机剩余使用寿命预测方法及实验设计

    燃气轮机剩余使用寿命预测方法及实验设计
    发表于 07-05 15:37 20次下载

    使用虚拟实验设计加速半导体工艺发展

    实验设计(DOE)是半导体工程研发中一个强大的概念,它是研究实验变量敏感性及其对器件性能影响的利器。如果DOE经过精心设计,工程师就可以使用有限的
    的头像 发表于 04-13 14:19 716次阅读

    使用虚拟实验设计加速半导体工艺发展

    作者: Coventor(泛林集团旗下公司)半导体工艺与整合(SPI)高级工程师王青鹏博士 摘要:虚拟DOE能够降低硅晶圆测试成本,并成功降低DED钨填充工艺中的空隙体积 实验设计(D
    的头像 发表于 04-18 16:28 547次阅读
    使用<b class='flag-5'>虚拟</b><b class='flag-5'>实验设计</b>加速半导体<b class='flag-5'>工艺</b>发展

    使用虚拟制造评估先进DRAM电容器图形化的工艺窗口

    持续的器件微缩导致特征尺寸变小,工艺步骤差异变大,工艺窗口也变得越来越窄[1]。半导体研发阶段的关键任务之一就是寻找工艺
    的头像 发表于 11-16 16:55 574次阅读
    使用<b class='flag-5'>虚拟</b>制造评估<b class='flag-5'>先进</b>DRAM电容器图形化的<b class='flag-5'>工艺</b><b class='flag-5'>窗口</b>

    工艺窗口建模探索路径:使用虚拟制造评估先进DRAM电容器图形化的工艺窗口

    工艺窗口建模探索路径:使用虚拟制造评估先进DRAM电容器图形化的工艺窗口
    的头像 发表于 11-23 09:04 429次阅读
    以<b class='flag-5'>工艺</b><b class='flag-5'>窗口</b>建模探索路径:使用<b class='flag-5'>虚拟</b>制造评估<b class='flag-5'>先进</b>DRAM电容器图形化的<b class='flag-5'>工艺</b><b class='flag-5'>窗口</b>