RISC-V的网关实现

精简指令集架构 (ISA)，例如 RISC-V，与更复杂的对应架构相比，效率更高，资源占用更少。工业物联网 (IIoT) 应用通常需要模块之间的高连接性和协作级别，同时还要降低成本和功耗。Terasic T-Core FPGA MAX 10 开发板提供了一个围绕英特尔® MAX 10 FPGA 构建的综合硬件设计平台，用于基于 RISC-V 的设计。它是控制平面或数据路径应用中具有成本效益的设计的最佳开发解决方案，并具有业界领先的可编程逻辑以实现设计灵活性。

IIoT 应用中的网关

物联网 (IoT) 网关将各种传感器读数（通常使用interwetten与威廉的赔率体系 、数字或简单的串行通信）组合并桥接到更高级别的串行通信通道（例如简单的 UART）、更复杂的通道（例如 I²C 或 SSI）或甚至 CAN、USB 或以太网。该网桥通常会进行一些本地计算，因此无需将原始数据发送到云端，而是在传感器读数超出范围时发送通知。

这种物联网桥的开发平台需要极大的灵活性——在传感器端支持各种模拟输入、通用输入和简单的串行通信；在管理方面提供更高级别的通信（例如 I²C 和 SSI），同时为数据处理提供计算和存储能力。

此类桥接器的理想目标开发板是 Terasic Technologies T-Core FPGA MAX 10 开发板。MAX 10 FPGA 可以实现许多标准串行接口可编程逻辑元件。FPGA 还可以承载用于处理的 RISC-V 内核，并且该板具有用于源代码和数据存储的板外 QSPI 闪存设备。FPGA 具有双 ADC，具有多达 10 个用于传感器读数的引脚。该板有 12 个 I/O 引脚，可用于通用用途或用作 I²C 或 SSI 通信通道。

在 Terasic T-Core FPGA MAX 10 开发板上实施用于桥接应用的 RISC-V

在开发板上实施高效的 RISC-V 处理器直接符合物联网桥接器的许多关键要求。最关键的方面包括提高功率和处理效率、降低成本、广泛的协议灵活性和强大的安全性。

效率

RISC-V ISA 的基本优势之一是其处理效率。简单的 CPU 操作直接使用内存而无需专门的处理器寄存器，从而提高了速度并减少了所需的内存占用。借助高速缓存子系统，频繁使用的位置会自动可用并减少访问时间——无需复杂且效率低下的编码即可获得快速专用寄存器访问的好处。网关以低功耗和小代码空间受益于这一优势。此外，网关的数据传输非常密集，因为数据包通常只被传输、分解或拼接在一起。从一种协议更改为另一种协议需要最少的处理，这使得高效的内存移动成为一项关键优势。

灵活性和协议支持

网关需要在协议、操作系统和物理连接方面具有灵活性，并且在构造方面需要模块化。RISC-V 开源架构可以轻松支持各种协议并适应不断变化的需求。访问外设驱动程序和堆栈以及相关协议的源代码，可以轻松地根据需要修改它们，无论是在开发过程中还是在部署之后。这使得外围设备和协议的模块化变得很容易，因此它们可以随着行业标准的变化而轻松交换、更新或增强。这可以延长 IIoT 网关的使用寿命并降低总体系统部署成本——这是 IIoT 实施中的一个关键因素。

安全

需要基于 RISC-V 硬件的安全性来实施信任根，这是任何强大安全系统的基石。信任根是许多安全相关功能的已知安全起点，例如安全启动、加密计算、安全密钥和证书存储。信任根通常由专用硬件支持，用于保护安全数据和外围功能、实施篡改保护、生成密钥以及为应用软件提供安全更新。当系统需要云存储时，网关可以使用受信任的加密标准来保护进出云的数据。通过可用于加密、解密、证书管理和安全数据通信协议的开源实现，开发人员可以访问所有与安全相关的代码，从而更容易测试和验证设计的稳健性。此外，能够根据特定应用程序要求定制和升级代码——无需等待第三方开发和发布定期更新——是开源环境的另一个好处。

结论

随着 IIoT 环境产生新的应用程序和收入流，网关将继续发展。随着它们的变化和变得更加复杂，将需要额外的处理能力，这意味着还需要在网关内进行更多的数据处理，以最大限度地减少到云的数据流量。Terasic T-Core FPGA MAX 10 开发板可以为开发人员提供他们为这些数据密集型应用设计具有成本效益的单芯片解决方案所需的工具。该套件提供开箱即用的 RISC-V 支持，有助于实现物联网桥接器在当前和未来所需的效率、灵活性和安全性。

审核编辑：汤梓红