0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FPGA知识汇集-源同步时序系统

e9Zb_gh_8734352 来源:FPGA威廉希尔官方网站 联盟 2022-12-26 17:04 次阅读

02. 源同步时序系统

针对普通时钟系统存在着限制时钟频率的弊端,人们设计了一种新的时序系统,称之为源同步时序系统。它最大的优点就是大大提升了总线的速度,在理论上信号的传送可以不受传输延迟的影响。下面我们来看看这种源同步时钟系统的结构。

1.源同步系统的基本结构

e24ae660-82b5-11ed-bfe3-dac502259ad0.png

上图是一个基本的源同步时钟系统的结构示意图。可以看到,驱动芯片在发送数据信号的同时也产生了选通信号(Strobe),而接收端的触发器由该选通信号脉冲控制数据的读取,因此,这个选通信号也可以称为源同步时钟信号。

源同步时钟系统中,数据和源同步时钟信号是同步传输的,我们保证这两个信号的飞行时间完全一致,这样只要在发送端的时序是正确的,那么在接收端也能得到完全正确的时序。整个系统在时序上的稳定性完全体现在数据和选通信号的匹配程度上,包括传输延迟的匹配,器件性能的匹配等等,只要两者条件完全相同,那么我们就可以保证系统的时序绝对正确,而对系统的最高时钟频率没有任何限制。

当然,对于任何数据接收来说,一定的建立和保持时间都是必须满足的,源同步时钟系统也同样如此,主要体现在数据信号和选通信号之间的时序要求上。最理想的情况就是选通信号能在数据信号的中央部分读取,如图下图所示,这样才能保证最充分的建立和保持时间。

e25de54e-82b5-11ed-bfe3-dac502259ad0.png

为了保证选通信号和数据信号相对保持正确的时序,在源同步时钟系统中是通过驱动芯片内部的数字延时器件DLL来实现(见下图),而不是通过PCB走线来控制,因为相比较而言,DLL器件能做到更为精确的延时,同时还可以受芯片电路控制,调节起来更为方便。

e28c3c28-82b5-11ed-bfe3-dac502259ad0.png

2.源同步时序要求

前面已经提到源同步时钟系统设计中最重要的一点就是保证data和strobe信号之间的偏移(Skew)最小,引起这些误差的最主要的因素就是实际系统中各器件的时序参数Tco的不同,此外还有布线上引起的差异,为了更好地说明这些Skew对时序的具体影响,下面我们还是通过时序图分析的方法来计算一下源同步时钟系统中信号的建立时间裕量和保持时间裕量。

首先考虑建立时间裕量:

和普通时序分析的方法一下,我们也是从建立时间环的角度考虑,参考下面的结构图,我们可以作出驱动端和接收端的时序示意图(下图)。

e28c3c28-82b5-11ed-bfe3-dac502259ad0.png

e2e2478a-82b5-11ed-bfe3-dac502259ad0.png

Tdata = Tco_data +Tflt_data

Tstrobe = Tco strobe + Tflt strobe + Tdelay

其中,Tco和Tflt分别代表数据/选通信号在器件的内部延迟和信号传输的飞行时间,Tdelay是指数据信号和选通信号之间的延迟,由系统内DLL延时器件决定,图中假设为一个时钟周期。

将上式带入建立时间裕量的计算公式:Tsetup margin = Tclk – Tdata– Tsetup可以得到:

Tsetup margin =(Tco strobe + Tflt strobe + Tdelay)- (Tco data+ Tflt data) – Tsetup

如果我们将数据和Strobe信号在器件内的延时差异定义为Tvb;将PCB走线引起的延时差异定义为Tpcb skew:

Tvb = Tco data– (Tco strobe + Tdelay)

Tpcb skew = Tflt data – Tflt strobe

这样可以得到一个简单的建立时间裕量方程:

Tsetup margin = - Tvb – Tsetup – Tpcb skew (1.6.5)

注意:公式1.6.5中Tvb是一个负值,从公式中可以看出,如果数据和选通信号的Tco相同的话,其大小就是- Tdelay ,也就说明数据信号必须提前于选通信号发送。

再考虑保持时间裕量,如下图所示,同样分析可以得到:

再考虑保持时间裕量,如图1-6-12,同样分析可以得到:

Thold margin = (Tco data + Tflt data + Tdelay) – (Tco strobe +Tflt strobe) – Thold

如果定义:Tva = Tco data – Tco strobe + Tdelay 为正值;Tpcb skew定义不变。则保持时间裕量的计算公式为:

Thold margin = Tva – Thold – Tpcb skew (1.6.6)

在公式1.6.5和1.6.6中,两个重要的参数是Tvb和Tva,Tvb表示“Valid before”,即数据在选通脉冲前有效存在的时间;Tva表示“Valid after”,指选通信号脉冲之后数据仍然有效持续的时间。这两个时序参数一般都可以在器件的datasheet上会找到。

和普通时钟系统相比,源同步总线在PCB布线的设计上反而更为方便,设计者只需要严格保证线长的匹配就行了,而不用太多的考虑信号走线本身的长度。当然,尽管源同步数据传输在理论上突破了频率的限制,但随着频率的提高,在控制Skew上也变得越来越困难,尤其是一些信号完整性因素带来的影响也越发显得突出,而且目前的高速系统设计中,往往综合应用了普通时钟和源同步时钟威廉希尔官方网站 ,比如对于地址/控制信号采用普通时钟总线,而高速的数据传输则是采用源同步总线。这些对于高速PCB设计分析人员来说是一个非常严峻的挑战。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1629

    文章

    21729

    浏览量

    603044
  • pcb
    pcb
    +关注

    关注

    4319

    文章

    23083

    浏览量

    397562
  • 时序
    +关注

    关注

    5

    文章

    387

    浏览量

    37319
  • 源同步时序
    +关注

    关注

    0

    文章

    2

    浏览量

    5208

原文标题:FPGA知识汇集-源同步时序系统

文章出处:【微信号:gh_873435264fd4,微信公众号:FPGA威廉希尔官方网站 联盟】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    FPGA案例解析:针对同步时序约束

    约束流程 说到FPGA时序约束的流程,不同的公司可能有些不一样。反正条条大路通罗马,找到一种适合自己的就行了。从系统上来看,同步时序约束可以
    的头像 发表于 11-20 14:44 7810次阅读
    <b class='flag-5'>FPGA</b>案例解析:针对<b class='flag-5'>源</b><b class='flag-5'>同步</b>的<b class='flag-5'>时序</b>约束

    FPGA知识汇集-FPGA时序基础理论

    时序的理论,那肯定是不称职的。本章我们就普通时序(共同时钟)和同步系统时序等方面对
    的头像 发表于 12-13 10:50 2252次阅读
    <b class='flag-5'>FPGA</b><b class='flag-5'>知识</b><b class='flag-5'>汇集</b>-<b class='flag-5'>FPGA</b><b class='flag-5'>时序</b>基础理论

    FPGA知识汇集-FPGA系统时序理论

    上式中:Tco_clkb是系统时钟信号CLKB在时钟驱动器的内部延迟;Tflt_ clkb 是CLKB从时钟驱动器输出后到达发送端(CPU)触发器的飞行时间;Tco_data是数据在发送端的内部延迟;Tflt_data是数据从发送端输出到接收端的飞行时间。
    的头像 发表于 12-21 15:43 1374次阅读

    FPGA时序分析

    完整性工程师来说,如果不懂得系统时序的理论,那肯定是不称职的。本章我们就普通时序(共同时钟)和同步系统
    发表于 08-11 17:55

    同步时序系统之基本结构

    ,这个选通信号也可以称为同步时钟信号。同步时钟系统中,数据和
    发表于 12-30 13:54

    ETD第14期:SDR同步接口时序约束方法

    ETD第14期:SDR同步接口时序约束方法活动详情 在设计接口时,要满足同步时钟和总线信号有确定的时序要求困扰了不少工程师,那么如何有效的
    发表于 12-31 14:21

    FPGA沙龙:SDR同步接口时序约束方法沙龙精彩内容回顾!

    草丛中两只花,今天的沙龙现场我们还迎来了两位美女工程师,有木有感觉本次沙龙的氛围更加轻松了呢~~~!张工正在为大家介绍SDR同步接口时序约束,学会这个保证你贯穿全部时序问题!会中认真
    发表于 12-31 14:25

    FPGA实战演练逻辑篇55:VGA驱动接口时序设计之2同步接口

    可以分析一下这个接口的时序要求,然后对其进行约束。这个输出的信号,其实是很典型的同步接口,它的时钟和数据都是由FPGA来驱动产生的。一般的
    发表于 07-29 11:19

    FPGA时序约束OFFSET

    FPGA时序约束,总体来分可以分为3类,输入时序约束,输出时序约束,和寄存器到寄存器路径的约束。其中输入时序约束主要指的是从
    发表于 09-05 21:13

    详解FPGA时序以及时序收敛

    )System Synchronous inputs系统同步输入,指由同一时钟传输和捕获数据,如下图所示。上图可以看出,FPGA和输入设备是同源的,共用一个
    发表于 07-09 09:14

    使用时钟PLL的同步系统时序分析

    使用时钟PLL的同步系统时序分析一)回顾同步时序
    发表于 10-05 09:47 31次下载

    基于Cadence的同步时序仿真

    根据同步的一些基本问题,在Cadence仿真环境下,对同步时序进行仿真,仿真结果表明,设计能满足噪声容限和过冲,仿真后的可知数据线和时间
    发表于 05-29 15:26 0次下载
    基于Cadence的<b class='flag-5'>源</b><b class='flag-5'>同步</b><b class='flag-5'>时序</b>仿真

    FPGA重要设计思想及工程应用之时序同步设计

    FPGA重要设计思想及工程应用之时序同步设计
    发表于 05-10 11:24 16次下载

    时序约束步骤:系统同步同步

    针对普通时钟系统存在着限制时钟频率的弊端,人们设计了一种新的时序系统,称之为同步时序
    的头像 发表于 12-20 07:09 4649次阅读
    <b class='flag-5'>时序</b>约束步骤:<b class='flag-5'>系统</b><b class='flag-5'>同步</b>与<b class='flag-5'>源</b><b class='flag-5'>同步</b>

    FPGA时序约束的常用指令与流程详细说明

    说到FPGA时序约束的流程,不同的公司可能有些不一样。反正条条大路通罗马,找到一种适合自己的就行了。从系统上来看,同步时序约束可以分为
    发表于 01-11 17:46 13次下载
    <b class='flag-5'>FPGA</b><b class='flag-5'>时序</b>约束的常用指令与流程详细说明