0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FPGA数据配置模式解析

FPGA设计论坛 来源:未知 2022-11-21 21:45 次阅读

芯片设计工程师根据功能,完成RTL设计,添加各种约束,完成综合、Place & Route等一系列工作之后,还需要一些配置数据,完成寄存器初始化等内容,才能开始工作。

今天我们一起来聊一聊FPGA的配置数据模式。

FPGA配置方式

根据FPGA配置过程控制者的不同,我们将配置方式主要分为三类:

FPGA控制配置过程第一种最常见的模式是,从片外FLASH中加载配置所需的比特流,FPGA内部产生时钟,整个过程有FPGA自主控制。FPGA 上电以后,将配置数据从FLASH中,读入到SRAM中,实现内部结构映射。

优点:不需要借助其他模块或者终端,自己控制整个过程。

缺点:一般只能从FLASH(掉电不会丢失数据)或者其他片外非易失性存储器中,加载配置,配置方式有限。

处理器控制器控制配置过程第二种模式是,通过借助处理器、控制器或者其他终端,完成配置过程。FPGA 作为从设备,微处理器或者控制电路提供配置所需的时序,实现配置数据的下载

优点:配置方式灵活。可以将配置数据放置在FLASH、硬盘灯存储介质中,通过其他终端完成整个配置过程。

缺点:需要借助其他终端设备。

通过JTAG配置第三种模式,通过JTAG完成配置。一般情况下,是通过JTAG进行调试,将比特流文件下载到FGPA中。需要注意的是,这种模式下,如果出现断电,则配置失效。

此外有的FPGA还可以通过网络进行配置,在实际工作中,接触较少,所以不再赘述。

单片FPGA多片FPGA配置

单片FPGA和多片FPGA的配置过程类似,但还是有些不同,下面我们分开来描述一下,在FPGA控制配置过程这种模式下面,两者的异同。

单片FPGA配置FPGA 的CCLK 管脚,提供工作时钟给PROM ,PROM 在CCLK 的上升沿,将数据从D0 管脚送到FPGA 的DIN 管脚,这种方式是最简单也是最常用的一种配置方式。在这种方式下,有两点非常重要:

电源适配性。从上面描述可以看出,整个过程需要FPGA和PROM之间进行通信,所以两者的接口电平必须一致,即FPGA管脚电压和PROM的输入电压相等。JTAG链的完整性。保证JTAG 连接器、FPGA、PROM 的TMS、TCK 连在一起,保证从JTAG 连接器TDI 到其TDO 之间闭合回路。多片FPGA配置配置过程单片和多片过程相似,但是多片FPGA 配置时,需要区分主设备从设备,且需要选择不同的配置模式。

1029319a-69a2-11ed-8abf-dac502259ad0.jpg

小结

在实际工作中,工程师根据具体的工作需要,选择相应的配置方式。

1037b440-69a2-11ed-8abf-dac502259ad0.jpg

精彩推荐 至芯科技12年不忘初心、再度起航11月12日北京中心FPGA工程师就业班开课、线上线下多维教学、欢迎咨询! SPI总线的特点、工作方式及常见错误解答 如何提高FPGA的工作频率扫码加微信邀请您加入FPGA学习交流群

104ee5d4-69a2-11ed-8abf-dac502259ad0.jpg107302e8-69a2-11ed-8abf-dac502259ad0.png

欢迎加入至芯科技FPGA微信学习交流群,这里有一群优秀的FPGA工程师、学生、老师、这里FPGA威廉希尔官方网站 交流学习氛围浓厚、相互分享、相互帮助、叫上小伙伴一起加入吧!


原文标题:FPGA数据配置模式解析

文章出处:【微信公众号:FPGA设计论坛】欢迎添加关注!文章转载请注明出处。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1629

    文章

    21729

    浏览量

    603048

原文标题:FPGA数据配置模式解析

文章出处:【微信号:gh_9d70b445f494,微信公众号:FPGA设计论坛】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    自动化创建UI并解析数据

    *附件:32960_auto.rar备注:Main.vi是ui自动化2.1.vi,配置文件为32960.B.ini。 目前可以实现根据配置文件自动化创建控件并布局,且可以自动解析接收到的数据
    发表于 12-10 08:41

    ADS7952当配置为手动模式时,SPI通信时最后两帧的数据怎么配置

    ADS7952当配置为手动模式时,SPI通信时最后两帧的数据怎么配置,看的是图51,因为最后两帧数据是要接受的,是最后两个通道转换的
    发表于 11-21 08:28

    CDCI6214采用FPGA配置后,没有时钟输出怎么解决?

    (EEPROMSEL和REFSEL都去掉电阻悬空)我采用FPGA对CDCI6214进行了寄存器配置配置数据采用的是TICS PRO中的寄存器配置
    发表于 11-11 07:21

    PCM5142如何在FPGA中通过SPI配置寄存器?

    我们的连接方式是FPGA+PCM5142,是SPI模式。 1、没有配置任何寄存器,采用默认配置,I2S24bit数据输入,SCK=20.4
    发表于 10-31 07:29

    固化FPGA配置芯片的方式

    FPGA可以反复的重新配置,这就意味着设计者可以不断的反复的下载设计的逻辑做验证。如果出现错误或者需要升级,只需要修改设计,重新下载设计逻辑电路即可。FPGA虽然有重新配置的优势,带来
    的头像 发表于 10-24 18:13 320次阅读
    固化<b class='flag-5'>FPGA</b><b class='flag-5'>配置</b>芯片的方式

    一种简单高效配置FPGA的方法

    本文描述了一种简单高效配置FPGA的方法,该方法利用微处理器从串行外围接口(SPI)闪存配置FPGA设备。这种方法减少了硬件组件、板空间和成本。
    的头像 发表于 10-24 14:57 561次阅读
    一种简单高效<b class='flag-5'>配置</b><b class='flag-5'>FPGA</b>的方法

    易灵思Trion FPGA PS配置模式--update(6)

    文件。注意修改Bitstream生成模式时,不需要进行工程的全编译,只需运行最后一步数据流生成即可。 PS配置启动过程 这里以X1模式为例,PS的
    的头像 发表于 07-23 08:48 622次阅读
    易灵思Trion <b class='flag-5'>FPGA</b> PS<b class='flag-5'>配置</b><b class='flag-5'>模式</b>--update(6)

    如何使用FX3同步从属fifo模式通过FPGA传输传感器数据

    我们正试图使用 FX3 同步从属 fifo 模式通过 FPGA 传输传感器数据。 USB type-C 接口需要选择一个多路复用器来决定使用哪一边的 USB。 因此,我们考虑使用 FX3 GPIO
    发表于 07-17 08:04

    FPGA实现SDIO访问需要注意的问题

    FPGA实现SDIO访问时,需要注意以下几个关键问题和细节: 初始化过程: SDIO总线的初始化是确保FPGA与SD卡能够正常通信的第一步。这包括设置时钟频率、配置数据传输
    发表于 06-27 08:38

    FPGA配置模式有哪些?具体配置过程是怎样的?

    与CPLD不同,FPGA是基于门阵列方式为用户提供可编程资源的,其内部逻辑结构的形成是由配置数据决定的。那么是如何进行配置的呢?配置
    发表于 06-19 14:40

    AMD FPGA中MicroBlaze的固化流程详解

    AMD FPGA配置了适当的启动模式后,上电即会按该模式去加载配置文件。以7系列FPGA为例,
    发表于 04-25 12:49 507次阅读
    AMD <b class='flag-5'>FPGA</b>中MicroBlaze的固化流程详解

    适用于 Xilinx® MPSoC 和 FPGA的可配置多轨PMU TPS650864数据

    电子发烧友网站提供《适用于 Xilinx® MPSoC 和 FPGA的可配置多轨PMU TPS650864数据表.pdf》资料免费下载
    发表于 04-01 09:58 0次下载
    适用于 Xilinx® MPSoC 和 <b class='flag-5'>FPGA</b>的可<b class='flag-5'>配置</b>多轨PMU TPS650864<b class='flag-5'>数据</b>表

    TPS650864可配置多轨PMU适用于多核处理器、FPGA和系统的TPS650861可配置多轨PMU数据

    电子发烧友网站提供《TPS650864可配置多轨PMU适用于多核处理器、FPGA和系统的TPS650861可配置多轨PMU数据表.pdf》资料免费下载
    发表于 03-07 09:06 0次下载
    TPS650864可<b class='flag-5'>配置</b>多轨PMU适用于多核处理器、<b class='flag-5'>FPGA</b>和系统的TPS650861可<b class='flag-5'>配置</b>多轨PMU<b class='flag-5'>数据</b>表

    适用于 Xilinx® MPSoC 和 FPGA 的可配置多轨PMU TPS650864数据

    电子发烧友网站提供《适用于 Xilinx® MPSoC 和 FPGA 的可配置多轨PMU TPS650864数据表.pdf》资料免费下载
    发表于 03-06 17:07 0次下载
    适用于 Xilinx® MPSoC 和 <b class='flag-5'>FPGA</b> 的可<b class='flag-5'>配置</b>多轨PMU TPS650864<b class='flag-5'>数据</b>表

    CY7C68013A FPGA发送数据到PC则会丢包或者收到的数据对不上是为什么?

    我们这边有个客户使用CY7C68013A,客户配置成slavefifo模式,PC端发送数据FPGA数据正常,
    发表于 02-27 07:14