0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Synopsys系列工具包含

FPGA开源工作室 来源:FPGA开源工作室 作者:FPGA开源工作室 2022-05-12 15:32 次阅读

1 Synopsys 系列工具包含

1)Library Compiler

2)Design Compiler和Design Vision

3)Physical Compiler

4)PrimeTime

5)DFT Compiler

6)Formality

2 Library Compiler

任何ASIC设计的核心都包含一组逻辑单元的工艺库,库可以包含每个单元的功能描述、时序、面积及其他相关信息。在转换为可被Synopsys应用程序使用的格式前,Library Compiler(LC)会分析文本信息的完整性与正确性。

可以在命令行输入lc_shell启动,LC的功能在dc_shell中也可以使用。

$ lc_shell

                        Library Compiler (TM)
                      DesignWare Developer (TM)

             Version D-2010.03 for linux -- Feb 22, 2010
              Copyright (c) 1988-2009 by Synopsys, Inc.
                         ALL RIGHTS RESERVED

This software and the associated documentation are confidential and 
proprietary to Synopsys, Inc. Your use or disclosure of this software 
is subject to the terms and conditions of a written license agreement 
between you, or your company, and Synopsys, Inc.

The above trademark notice does not imply that you are licensed to use 
all of the listed products. You are licensed to use only those products 
for which you have lawfully obtained a valid license key.

Initializing...


Settings:
search_path:      . /Tools/dc/libraries/syn /Tools/dc/dw/syn_ver /Tools/dc/dw/sim_ver ../ref/db ./scripts ./rtl ./mapped ./unmapped
link_library:     * sc_max.db
target_library:   sc_max.db
symbol_library:   sc.sdb

 
I am ready ...

3 Design Compiler和Design Vision

Synopsys Design Compiler(DC)和Design Vision(DV)构成一套功能强大的逻辑综合工具,根据设计规范和时序约束,提供最佳的门极综合网表。除了高层次综合能力,还包含一个静态时序分析引擎,提供FPGA综合和links-to-layout(LTL)解决方案。

可以在命令行输入dc_shell进入DC,也可以输入design_vision进入DV,DV是DC的图形化版本,也可以使用命令dc -gui进入。

$design_vision

                        DC Professional (TM)
                           DC Expert (TM)
                            DC Ultra (TM)
                       FloorPlan Manager (TM)
                          HDL Compiler (TM)
                         VHDL Compiler (TM)
                        Library Compiler (TM)
                      DesignWare Developer (TM)
                          DFT Compiler (TM)
                            BSD Compiler
                         Power Compiler (TM)

             Version D-2010.03 for linux -- Feb 22, 2010
              Copyright (c) 1988-2009 by Synopsys, Inc.
                         ALL RIGHTS RESERVED

This software and the associated documentation are confidential and 
proprietary to Synopsys, Inc. Your use or disclosure of this software 
is subject to the terms and conditions of a written license agreement 
between you, or your company, and Synopsys, Inc.

The above trademark notice does not imply that you are licensed to use 
all of the listed products. You are licensed to use only those products 
for which you have lawfully obtained a valid license key.

Initializing...


Settings:
search_path:      . /Tools/dc/libraries/syn /Tools/dc/dw/syn_ver /Tools/dc/dw/sim_ver ../ref/db ./scripts ./rtl ./mapped ./unmapped
link_library:     * sc_max.db
target_library:   sc_max.db
symbol_library:   sc.sdb

 
I am ready ...

0ac4f116-d1b4-11ec-bce3-dac502259ad0.png

4 Physical Compiler

Physical Compiler(PhyC)是DC的一个超集。除了包含DC全部的综合和优化功能,还提供了根据设计的时序和/或面积约束同时优化放置单元的能力。

5 PrimeTime

PrimeTime(PT)是Synopsys的签约级、全芯片、门级静态时序分析工具。它是一个独立运行的工具,可以通过命令行输入pt_shell进入。
PrimeTime(PT)是Synopsys的sign-off quality的静态时序分析工具。PrimeTime可以集成于逻辑综合和物理综合的流程,让设计者分析并解决复杂的时序问题,并提高时序收敛的速度。

6 DFT Compiler

DFT Compiler(DFTC)是包含在DC全套工具中的测试插入工具,用于向设计中插入DFT特征,如扫描插入和边界扫描,可以直接在dc_shell中调用所有指令。

6.1. 关键性功能

DFT Compiler及DFTMAX 工具提供以下功能:
· 一步到位的测试综合,即一次性完成所有扫描单元的连接。
· 综合流程中RTL级和门级代码的DFT设计规则检查
· 快速的扫描综合
· DFTMAX 扫描压缩
· 分层次的扫描综合(标准扫描和压缩扫描)
· 测试点插入(Test point insertion)
· 自动修复DFT违例(AutoFix)
· 基于位置的扫描排序
· 基于时序的扫描排序

6.2. 关键性优势

DFT Compiler可使你快速精确地计算可测性并在设计周期早期解决任何测试问题。RTL测试设计规则检查可帮你写出在one-pass测试综合环境中易于综合的RTL代码。DC环境中测试的整合可保证可预测的时序收敛并实现扫描设计的物理优化。
下面简单列一下DFT Compiler的优势:
· 在综合流程中提供透明的DFT实现
· 在设计周期早期计算RTL代码的可测性
· 在设计周期后端删除不可测性
· 实现的可测的时序、功率、及测试同时发生的信号完整性收敛

7 Formality

Formality是Synopsys的形式验证工具,是一种逻辑等价检测工具,以检查设计的RTL和门级网表描述是否代表相同的设计。是否DC将部分逻辑消除了。

0ad3e13a-d1b4-11ec-bce3-dac502259ad0.png

审核编辑 :李倩


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Synopsys
    +关注

    关注

    2

    文章

    158

    浏览量

    90174
  • 应用程序
    +关注

    关注

    37

    文章

    3268

    浏览量

    57710

原文标题:7 Formality

文章出处:【微信号:leezym0317,微信公众号:FPGA开源工作室】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    最新Simplicity SDK软件开发工具包发布

    最新的SimplicitySDK软件开发工具包已经发布!此次更新针对SiliconLabs(芯科科技)第二代无线开发平台带来了包括蓝牙6.0的信道探测(Channel Sounding
    的头像 发表于 12-24 09:47 123次阅读

    基于EasyGo Vs工具包和Nl veristand软件进行的永磁同步电机实时仿真

    EasyGo Vs Addon是一款领先的FPGA仿真工具包软件,它强大地连接了VeriStand软件与Matlab/Simulink,为实时测试和验证领域带来了前所未有的便利和效率,特别适用于汽车
    的头像 发表于 11-27 11:28 244次阅读
    基于EasyGo Vs<b class='flag-5'>工具包</b>和Nl veristand软件进行的永磁同步电机实时仿真

    云计算开发工具包括什么

    云计算开发工具种类繁多,包括IDE、虚拟化软件、容器化平台、自动化部署工具和云平台等。
    的头像 发表于 11-22 10:11 176次阅读

    CDCI6214EVM里面是否包含有I2C转UART接口板对程序进行EPROM的烧录?

    请问在TI官网购买CDCI6214EVM工具包,里面是否包含有I2C转UART接口板对程序进行EPROM的烧录??
    发表于 11-12 08:08

    FPGA仿真工具包软件EasyGo Vs Addon介绍

    EasyGo Vs Addon是一款领先的FPGA仿真工具包软件,它强大地连接了VeriStand软件与Matlab/Simulink,为实时测试和验证领域带来了前所未有的便利和效率,特别适用于汽车、航空航天和能源电力等实时测试和验证至关重要的行业。
    的头像 发表于 10-24 15:55 374次阅读
    FPGA仿真<b class='flag-5'>工具包</b>软件EasyGo Vs Addon介绍

    采用德州仪器 (TI) 工具包进行模拟前端设计应用说明

    电子发烧友网站提供《采用德州仪器 (TI) 工具包进行模拟前端设计应用说明.pdf》资料免费下载
    发表于 09-09 11:21 0次下载
    采用德州仪器 (TI) <b class='flag-5'>工具包</b>进行模拟前端设计应用说明

    使用freeRTOS开发工具包时,在哪里可以找到freeRTOS的版本?

    作为主题,当我使用 freeRTOS 开发工具包时,在哪里可以找到 freeRTOS 的版本?
    发表于 07-09 07:17

    Synopsys推出一款低功耗静态规则检查工具—VCLP

    VCLP(VC Low Power)是Synopsys提供的一款低功耗静态规则检查工具,它能够帮助验证和清洁IEEE 1801 Unified Power Format (UPF)低功耗设计意图,并确保UPF中的功耗意图与实现一致。
    的头像 发表于 04-15 11:25 2475次阅读
    <b class='flag-5'>Synopsys</b>推出一款低功耗静态规则检查<b class='flag-5'>工具</b>—VCLP

    QE for Motor V1.3.0:汽车开发辅助工具解决方案工具包

    电子发烧友网站提供《QE for Motor V1.3.0:汽车开发辅助工具解决方案工具包.pdf》资料免费下载
    发表于 02-19 10:44 0次下载
    QE for Motor V1.3.0:汽车开发辅助<b class='flag-5'>工具</b>解决方案<b class='flag-5'>工具包</b>

    求助,请问有没有labview opc ua工具包 2018 啊

    如题,求助,请问有没有labview opc ua工具包 2018 啊。只要2018的哦
    发表于 01-25 20:14

    GreenHills Software、HighTec、Synopsys、Tasking、Windriver的开发环境有什么好处吗?

    关于 GreenHills Software、HighTec、Synopsys、Tasking、Windriver 的开发环境有什么好处吗?它和 AURIX 开发工作室的区域在哪里?
    发表于 01-19 08:22

    Synopsys将以350亿美元并购Ansys

    美国当地时间1月16日消息,Synopsys与Ansys正式达成收购协议。根据协议条款,Synopsys将以350亿美元(190亿美元现金加160亿美元股票)的价格收购Ansys。这笔交易预计将于2025年上半年完成,但目前仍需要等待监管部门的批准。
    的头像 发表于 01-17 15:41 994次阅读
    <b class='flag-5'>Synopsys</b>将以350亿美元并购Ansys

    labview工具包下载

    求助一个labview2020控制仿真工具包,官网下载不了,这个说能免注册下载网址我打开也是空白,求助好心人帮帮忙分享个 https://download.ni.com/#evaluation/labview/ekit/other/downloader/
    发表于 01-16 15:07

    利用ProfiShark 构建便携式网络取证工具包

    网络安全领域日益重视便携式取证工具的灵活应用。本文介绍了如何构建一个以ProfiShark1G为核心的便携式网络取证工具包,以提高网络取证的效率和实效性
    的头像 发表于 01-13 08:04 1596次阅读
    利用ProfiShark 构建便携式网络取证<b class='flag-5'>工具包</b>

    解决方案工具包QE显示[RX,RA]V3.2.0:用于显示应用程序的开发辅助工具

    电子发烧友网站提供《解决方案工具包QE显示[RX,RA]V3.2.0:用于显示应用程序的开发辅助工具.pdf》资料免费下载
    发表于 01-03 09:59 0次下载
    解决方案<b class='flag-5'>工具包</b>QE显示[RX,RA]V3.2.0:用于显示应用程序的开发辅助<b class='flag-5'>工具</b>