0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Cortex-M3内核的异常中断

strongerHuang 来源:strongerHuang 作者:strongerHuang 2022-04-07 10:24 次阅读

有许多朋友在学习,或者开发STM32时都遇到过HardFault_Handler的情况。

那么,又有多少人认真去分析过Fault这类异常中断呢?

下面结合STM32F1(Cortex‐M3内核)来给大家讲述一下这些异常中断的内容。

1Cortex‐M3异常

说起Fault,我们就要说一下Cortex‐M3的异常。

Cortex‐M3 在内核上搭载了一个异常响应系统, 支持为数众多的系统异常和外部中断。

CM3部分异常列表:

Cortex‐M3内核的异常中断

这些异常中断的优先级,有些却是固定的,有些是可以通过软件来配置,如UART发送中断、DMA中断等。

相信大家看到这个列表不会陌生,因为在STM32的启动代码,中断代码中都会看到这些异常。

比如在stm32f10x_it.c文件中,就能看到HardFault_Handler这类Fault异常。

Cortex-M3内核的异常中断

向量表

当发生了异常并且要响应它时, CM3 需要定位其处理例程的入口地址。这些入口地址存储在“(异常)向量表”中。而我们的中断函数就对应有一个入口地址。

2Fault错误异常

在Cortex‐M3中的Fault这种错误异常有:

BusFault总线错误

MemManageFault存储器管理错误

UsageFault用法错误

HardFault硬错误

1.BusFault总线错误当 AHB 接口上正在传送数据时,如果回复了一个错误信号,则会产生总线错误。

产生的场合可以是:

取指,通常被称作“预取流产”(prefetch abort)

数据读/写,通常被称作“数据流产”(data abort)

执行如下动作可以触发总线异常:

中断处理起始阶段的堆栈 PUSH 动作。称为“入栈错误”

中断处理收尾阶段的堆栈 POP 动作。称为“出栈错误”

处理器启动中断处理序列(sequence)后的向量读取时。这是一种罕见的特殊情况,被归类为硬错误。

总线错误诱因:

企图访问无效的存储器 region。常见于访问的地址没有相对应的存储器。

设备还没有作好传送数据的准备。比如,在尚未初始化 SDRAM 控制器的时候试图访问 SDRAM。

在企图启动一次数据传送时,传送的尺寸不能为目标设备所支持。例如,某设备只接受字型数据,却试图送给它字节型数据。

因为某些原因,设备不能接受数据传送。例如,某些设备只有在特权级下才允许访问,可当前却是用户级。

2.MemManageFault存储器管理错误存储器管理错误多与MPU(内存保护单元)有关,其诱因常常是某次访问触犯了MPU设置的保护策略。

常见诱因:

访问了 MPU 设置区域覆盖范围之外的地址

往只读 region 写数据

用户级下访问了只允许在特权级下访问的地址

在CM3手册中有这样一段话:在 MemManage fault 发生后,如果其服务例程是使能的,则执行服务例程。如果同时还发生了其它高优先级异常,则优先处理这些高优先级的异常, MemManage 异常被悬起。

如果此时处理器已经在处理同级或高优先级异常,或者 MemManage fault 服务例程被除能,则和总线 fault 一样:上访成硬 fault,最终执行的是硬 fault 的服务例程。

当我们程序内存访问越界,我们会发现,程序会进入HardFault_Handler中断服务程序。可以结合上面那一段话理解一下。

3.UsageFault用法错误用法错误发生的诱因:

执行了未定义的指令

执行了协处理器指令(Cortex‐M3 不支持协处理器,但是可以通过 fault 异常机制来使用软件interwetten与威廉的赔率体系 协处理器的功能,从而可以方便地在其它 Cortex 处理器间移植)

尝试进入 ARM 状态(因为 CM3 不支持 ARM 状态,所以用法 fault 会在切换时产生。软件可以利用此机制来测试某处理器是否支持 ARM 状态)

无效的中断返回(LR 中包含了无效/错误的值)

使用多重加载/存储指令时,地址没有对齐。另外,通过设置 NVIC 的对应控制位,可以在下列场合下也产生用法 fault:

除数为零

任何未对齐的访问

4.HardFault硬错误HardFault硬错误是上面说的三种错误“上访”的结果。如果这些fault错误的服务例程无法执行,它们就会成为“硬伤”——上访(escalation)成HardFault硬错误。

在NVIC 中有一个HardFault硬错误状态寄存器(HFSR),它指出产生HardFault硬错误的原因。

状态寄存器(HFSR):

Cortex-M3内核的异常中断

3如何应对Fault错误异常

在软件开发过程中,我们可以根据各种 fault错误 状态寄存器的值来判定程序错误,并且改正它们。下面给出了各种 faults 的常见诱因,以及应对攻略。

MemManage fault 状态寄存器提供的讯息:

Cortex-M3内核的异常中断

总线 fault 状态寄存器提供的讯息:

Cortex-M3内核的异常中断

用法 fault 状态寄存器提供的讯息:

Cortex-M3内核的异常中断

Cortex-M3内核的异常中断

硬 fault 状态寄存器提供的讯息:

Cortex-M3内核的异常中断

常见应对Fault错误的方法:1.恢复:在一些场合下,还是有希望解决产生 fault 的问题的。例如,如果程序尝试访问了协处理器,可以通过一个协处理器的软件模拟器来解决此问题——当然是以牺牲性能为代价的,要不然还要硬件加速干啥。

2.中止相关任务:如果系统运行了一个 RTOS,则相关的任务可以被终结或者重新开始。

3.复位:这也是最后一招。通过设置 NVIC“应用程序中断及复位控制寄存器”中的VECTRESET 位,将只复位处理器内核而不复位其它片上设施。取决于芯片的复位设计,有些CM3 芯片可以使用该寄存器的 SYSRESETREQ 位来复位。这种只限于内核中的复位不会复位其它系统部件。

当然,说了这么多,我们还是要从根源出发,平时保持良好的编程习惯,以及遵循必要的编程规范。

原文标题:ARM基础教程 | 深入 Cortex‐M3 的 Faults异常

文章出处:【微信公众号:strongerHuang】欢迎添加关注!文章转载请注明出处。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 内核
    +关注

    关注

    3

    文章

    1372

    浏览量

    40284
  • Cortex-M3
    +关注

    关注

    9

    文章

    270

    浏览量

    59465
  • 异常
    +关注

    关注

    0

    文章

    22

    浏览量

    9224

原文标题:ARM基础教程 | 深入 Cortex‐M3 的 Faults异常

文章出处:【微信号:strongerHuang,微信公众号:strongerHuang】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    cortex-m3的操作模式及特权级别

    STM32是cortex-m3内核芯片,拥有cortex-m3的特性,以下介绍了cortex-m3的特权级别。
    的头像 发表于 03-01 11:00 5802次阅读
    <b class='flag-5'>cortex-m3</b>的操作模式及特权级别

    怎样去使用Cortex-M3内核

    Cortex-M3内核是什么?怎样去使用Cortex-M3内核
    发表于 09-24 07:19

    Cortex-M3异常处理机制分析

    Cortex-M3异常处理机制分析  详细阐述CortexM3异常的分类、优先级、进入和退出,以及在CortexM3
    发表于 03-29 15:07 2008次阅读
    <b class='flag-5'>Cortex-M3</b>的<b class='flag-5'>异常</b>处理机制分析

    Cortex-M3内核浮点型运算的研究与实现

    Cortex-M3内核上实现浮点型运算,可以达到所要求的精度,运算速度较快,具有较高的实时性。本文提出的浮点型运算的处理方法在基于Cortex-M3内核的处理器上有着较高的应用价值。
    发表于 03-11 11:04 1.2w次阅读
    <b class='flag-5'>Cortex-M3</b><b class='flag-5'>内核</b>浮点型运算的研究与实现

    Cortex-m3内核STM32芯片的硬件库程序

    Cortex-m3内核STM32芯片的硬件库程序 有需要的下来看看
    发表于 12-29 13:41 3次下载

    TKScope仿真调试Cortex-M3内核的高级手段

    TKScope仿真调试Cortex-M3内核的高级手段
    发表于 10-09 09:34 12次下载
    TKScope仿真调试<b class='flag-5'>Cortex-M3</b><b class='flag-5'>内核</b>的高级手段

    ARM中异常中断问题详情分析总结

    异常中断通常用在下面几种情况: 1、系统加电时 2、系统复位时 3、跳转到复位中断向量处执行,称为软复位 未定义的指令 当ARM处理器或者是系统中协处理器认为当前指令未定义时,产生未定义指令
    发表于 04-05 10:51 1305次阅读

    介绍STM32F4在Cortex-M4内核Cortex-M3内核方面的优势

    该视频通过STM32F4 MCU展示了在音频处理应用方面Cortex-M4内核Cortex-M3内核的比较优势
    的头像 发表于 07-03 04:19 1.4w次阅读

    ARM异常中断的原因及处理措施

    当ARM异常中断发生时,系统执行完当前指令后,将跳转到相应的异常中断处理程序处执行。当异常中断处理程序执行完成后,程序返回到发生中断指令的下条指令处执 行。在进入
    的头像 发表于 06-17 10:05 8085次阅读

    Cortex-M3内核的ARM处理器的应用资料说明

    ARMv7架构的三种内核之一;这种内核也有低的中断响应时间和划分硬件的特性。 Cortex-M3内核也是CPU的
    发表于 09-24 08:00 4次下载
    <b class='flag-5'>Cortex-M3</b><b class='flag-5'>内核</b>的ARM处理器的应用资料说明

    Cortex-M3异常中断资料下载

    电子发烧友网为你提供Cortex-M3异常中断资料下载的电子资料下载,更有其他相关的电路图、源代码、课件教程、中文资料、英文资料、参考设计、用户指南、解决方案等资料,希望可以帮助到广大的电子工程师们。
    发表于 04-22 08:51 4次下载
    <b class='flag-5'>Cortex-M3</b>的<b class='flag-5'>异常</b>和<b class='flag-5'>中断</b>资料下载

    Cortex-M3处理器内核与基于Cortex-M3的MCU关系

    低实时性好代码密度得到很大改善使用更加方便低成本的整体解决方案开发工具众多:keil、Cube…二者之间的关系上图是基于Cortex-M3内核的MCU,Cortex-M3相当于一个小CPU(中央处理器)。MCU就是我们看到的芯片
    发表于 11-05 18:35 8次下载
    <b class='flag-5'>Cortex-M3</b>处理器<b class='flag-5'>内核</b>与基于<b class='flag-5'>Cortex-M3</b>的MCU关系

    Cortex-M4和Cortex-M3内核的systick不进中断的软件延时

    Cortex-M4和Cortex-M3内核的systick不进中断的软件延时Cortex-M3/4自带的systick系统定时器在用作延时功
    发表于 12-01 11:51 3次下载
    <b class='flag-5'>Cortex-M</b>4和<b class='flag-5'>Cortex-M3</b><b class='flag-5'>内核</b>的systick不进<b class='flag-5'>中断</b>的软件延时

    Cortex-M0处理器内核异常中断简介

    CortexM0内核上搭载了一个异常响应系统,支持众多的系统异常和外部中断。其中,编号为1-
    的头像 发表于 06-01 14:41 4864次阅读

    Cortex-M 内核中断/异常系统、中断优先级/嵌套 详解

    Cortex-M 内核中断/异常系统、中断优先级/嵌套 详解
    的头像 发表于 09-27 15:29 2207次阅读
    <b class='flag-5'>Cortex-M</b> <b class='flag-5'>内核</b><b class='flag-5'>中断</b>/<b class='flag-5'>异常</b>系统、<b class='flag-5'>中断</b>优先级/嵌套 详解