0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技与台积公司联手提升系统集成至数千亿个晶体管

新思科技 来源:新思科技 作者:新思科技 2021-11-05 15:17 次阅读

双方拓展战略合作,提供全面的3D系统集成功能,支持在单一封装中集成数千亿个晶体管

新思科技3DIC Compiler是统一的多裸晶芯片设计实现平台,无缝集成了基于台积公司3DFabric威廉希尔官方网站 的设计方法, 为客户提供完整的“初步规划到签核”的设计平台

此次合作将台积公司的威廉希尔官方网站 进展与3DIC Compiler的融合架构、先进设计内分析架构和签核工具相结合,满足了开发者对性能、功耗和晶体管数量密度的要求

新思科技(Synopsys)近日宣布扩大与台积公司的战略威廉希尔官方网站 合作,提供更高水平的系统集成,以满足高性能计算(HPC)应用对更佳PPA(功耗、性能和面积)的需求。双方客户可通过新思科技的3DIC Compiler平台,高效访问基于台积公司的3DFabric设计方法,从而显著推进大容量3D系统的设计。

这些设计方法可在台积公司的集成片上系统(SoIC)威廉希尔官方网站 中提供3D芯片堆叠支持,并在集成扇出(InFO)和基底晶片芯片(CoWoS)威廉希尔官方网站 中提供2.5/3D先进封装支持。这些先进的方法融合了3DIC Compiler平台的高度集成多裸晶芯片设计,可支持解决从“初步规划到签核” 的全面挑战,推动新一代超级融合3D系统的实现。

“台积公司与我们的开放创新平台(OIP)生态系统合作伙伴密切合作,共同推动高性能计算领域的下一代创新。这次合作是将新思科技的3DIC Compiler平台与台积公司的芯片堆叠以及先进封装威廉希尔官方网站 相结合,致力于帮助我们的客户成功设计高性能计算应用芯片,满足他们对芯片功耗和性能的高要求。”

——Suk Lee

台积公司设计基础设施

管理事业部副总裁

3DIC Compiler平台是一套完整的端到端解决方案,用于高效的2.5/3D多裸晶芯片设计和全系统集成。基于新思科技Fusion Design Platform通用的统一数据模型, 3DIC Compiler平台整合了具有革命性意义的多裸晶芯片设计能力,并利用新思科技世界一流的设计实现和签核威廉希尔官方网站 ,在统一集成的3DIC设计操作界面提供完整的从“初步规划到签核”平台。这种超融合解决方案包括2D和3D可视化、跨层探索和规划、设计实现、可测性设计和全系统验证的设计及签核分析。

“为满足以AI中心的工作负载和专用计算优化日益增长的需求,领导力和广泛的协作创新能力缺一不可。我们与台积公司就其最新的3DFabric威廉希尔官方网站 展开的开创性工作,使我们能够探索并实现前所未有的3D系统集成水平。通过3DIC Compiler平台和台积公司高度可访问的集成威廉希尔官方网站 ,性能、功耗和晶体管数量密度等都将实现飞跃,并将重塑众多现有和新兴的应用及市场。”

——Shankar Krishnamoorthy

新思科技数字设计事业部总经理

3DIC Compiler平台不仅效率高,还能扩展容量和性能,为各种异构工艺和堆叠裸片提供无缝支持。通过采用新思科技的集成签核解决方案,包括PrimeTime时序签核解决方案、StarRC寄生参数提取签核、Tweaker ECO收敛解决方案和IC Validator物理验证解决方案,结合Ansys RedHawk-SC Electrothermal系列多物理场分析解决方案,以及新思科技的TestMax DFT解决方案,3DIC Compiler平台可提供前所未有的先进联合分析威廉希尔官方网站 ,帮助实现稳定的高性能设计的更快收敛。

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    456

    文章

    50919

    浏览量

    424582
  • 晶片
    +关注

    关注

    1

    文章

    403

    浏览量

    31494
  • 新思科技
    +关注

    关注

    5

    文章

    798

    浏览量

    50353

原文标题:3DIC Compiler X 3DFabric,新思科技与台积公司联手提升系统集成至数千亿个晶体管

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    电分享 2nm 工艺深入细节:功耗降低 35% 或性能提升15%!

    下),同时其晶体管密度是上一代3nm制程的1.15倍。这些显著优势主要得益于电的全栅极(Gate-All-Around, GAA)纳米片晶体管、N2 NanoFlex英国威廉希尔公司网站 协同优
    的头像 发表于 12-16 09:57 200次阅读
    <b class='flag-5'>台</b><b class='flag-5'>积</b>电分享 2nm 工艺深入细节:功耗降低 35% 或性能<b class='flag-5'>提升</b>15%!

    思科技再获公司多项OIP年度合作伙伴大奖

    半导体威廉希尔官方网站 领域的发展速度十分惊人,新思科技与公司(TSMC)始终处于行业领先地位,不断突破威廉希尔官方网站 边界,推动芯片设计的创新与效率提升。我们与
    的头像 发表于 10-31 14:28 266次阅读

    NMOS晶体管和PMOS晶体管的区别

    NMOS晶体管和PMOS晶体管是两种常见的金属氧化物半导体场效应晶体管(MOSFET)类型,它们在多个方面存在显著的差异。以下将从结构、工作原理、性能特点、应用场景等方面详细阐述NMOS晶体管
    的头像 发表于 09-13 14:10 4006次阅读

    芯片晶体管的深度和宽度有关系吗

    一、引言 有关系。随着集成电路威廉希尔官方网站 的飞速发展,芯片晶体管作为电子设备的核心元件,其性能的优化和制造威廉希尔官方网站 的提升成为了行业关注的焦点。在晶体管的众多设计参数中,深度和宽度是两
    的头像 发表于 07-18 17:23 720次阅读

    什么是NPN晶体管?NPN晶体管的工作原理和结构

    NPN晶体管是最常用的双极结型晶体管,通过将P型半导体夹在两N型半导体之间而构成。 NPN 晶体管具有三端子:集电极、发射极和基极。 N
    的头像 发表于 07-01 18:02 5369次阅读
    什么是NPN<b class='flag-5'>晶体管</b>?NPN<b class='flag-5'>晶体管</b>的工作原理和结构

    PNP晶体管符号和结构 晶体管测试仪电路图

    PNP晶体管是一种双极性晶体管,用于电子电路中放大、开关和控制电流的器件。与NPN晶体管相对应,PNP晶体管的结构特点在于其三不同的半导体
    的头像 发表于 07-01 17:45 2736次阅读
    PNP<b class='flag-5'>晶体管</b>符号和结构 <b class='flag-5'>晶体管</b>测试仪电路图

    晶体管的分类与作用

    坚实的基础,更为后来的集成电路、大规模集成电路乃至超大规模集成电路的诞生和发展提供了可能。本文将详细探讨晶体管的分类及其作用,以期为读者提供一
    的头像 发表于 05-22 15:17 1031次阅读

    思科技与公司深化EDA与IP合作

    思科技近日与公司宣布,在先进工艺节点设计领域开展了广泛的EDA和IP合作。双方的合作成果已经成功应用于一系列人工智能、高性能计算和移动设计领域,取得了显著成效。
    的头像 发表于 05-13 11:04 523次阅读

    思科技与公司深度合作,推动芯片设计创新

     新思科技EDA事业部战略与产品管理副总裁Sanjay Bali表示:“新思科技在可投产的EDA流程和支持3Dblox标准的3DIC Compiler光子集成方面的先进成果,结合我们广泛的IP产品组合,使得我们与
    的头像 发表于 05-11 16:25 450次阅读

    思科技面向公司先进工艺加速下一代芯片创新

     新思科技携手公司共同开发人工智能驱动的芯片设计流程以优化并提高生产力,推动光子集成电路领域的发展,并针对台
    发表于 05-11 11:03 442次阅读
    新<b class='flag-5'>思科</b>技面向<b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>公司</b>先进工艺加速下一代芯片创新

    AMD与联手推动先进工艺发展

    展望未来,电正通过多个方向推动半导体行业持续发展:包括硅光子学的研发、与DRAM厂商在HBM领域的深度合作以及探索将3D堆叠威廉希尔官方网站 应用于晶体管层级的CFET晶体管结构等。
    的头像 发表于 04-29 15:59 377次阅读

    什么是达林顿晶体管?达林顿晶体管的基本电路

    达林顿晶体管(Darlington Transistor)也称为达林顿对(Darlington Pair),是由两或更多个双极性晶体管(或其他类似的集成电路或分立元件)组成的复合结构
    的头像 发表于 02-27 15:50 5604次阅读
    什么是达林顿<b class='flag-5'>晶体管</b>?达林顿<b class='flag-5'>晶体管</b>的基本电路

    ISSCC 2024电谈万亿晶体管,3nm将导入汽车

    电推出更先进封装平台,晶体管可增加到1万亿
    的头像 发表于 02-23 10:05 1301次阅读
    ISSCC 2024<b class='flag-5'>台</b><b class='flag-5'>积</b>电谈万亿<b class='flag-5'>晶体管</b>,3nm将导入汽车

    在特殊类型晶体管的时候如何分析?

    管子多用于集成放大电路中的电流源电路。 请问对于这种多发射极或多集电极的晶体管时候该如何分析?按照我的理解,在含有多发射极或多集电极的晶体管电路时,如果多发射极或多集电极的每一极分别接到独立的电源回路中
    发表于 01-21 13:47

    如何根据管脚电位判断晶体管

    的基本结构和工作原理 晶体管由三区域组成,分别是发射区(emitter)、基极区(base)和集电区(collector)。通过控制基极电流,可以控制集电区的电流,从而实现电信号的放大和控制。基极、发射极和集电极是晶体管的三
    的头像 发表于 01-09 17:29 2722次阅读