0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

赛灵思Versal自适应计算加速平台指南

YCqV_FPGA_EETre 来源:Xilinx赛灵思官微 作者:Xilinx 2021-10-11 11:33 次阅读

赛灵思 Versal 自适应计算加速平台 (ACAP) 设计方法论是旨在帮助精简 Versal 器件设计进程的一整套最佳实践。鉴于这些设计的规模与复杂性,因此必须通过执行特定步骤与设计任务才能确保设计每个阶段都能成功完成。

本指南将分为以下五大章节,遵循指南里的步骤和最佳实践进行操作,将有助于您以尽可能最快且最高效的方式实现期望设计目标。

PART 1

仿真流程

为了应对仿真范围、仿真抽象和仿真目的等方面的不同需求,赛灵思为 Versal ACAP 设计的各组件提供了专用的流程,包括 AI 引擎、PS 和 PL。此外,赛灵思还支持对由 PL、PS 和(可选)AI 引擎组件组成的完整系统进行协同仿真。

具体章节提供了有关每个仿真流程的范围和目的的详细信息,请您下载完整版指南进行查阅。

PART 2

设计收敛

设计收敛包括满足所有系统性能、时序和功耗要求,并成功确认硬件中的功能。在设计收敛阶段,您可开始通过实现工具运行设计,因此首先需要考量的就是时序和功耗注意事项。

在此设计收敛阶段、估算设计利用率,时序和功耗可以得到准确性更高的结果。这样即可为您提供机会来重新确认时序和功耗目标是可达成的。为确认设计能够满足其要求,赛灵思建议制定时序基线和功耗基线。时序基线侧重于在定义准确的时序约束之后,评估时序路径。功耗基线则需要为 Vivado 提供正确的翻转信息,以便确定准确的动态功耗信息。

当您基于基线开始迭代后,应在改善时序时复检功耗数值。通常,建议您尽早开启整套功耗节省功能,然后对导致出现时序问题的个别项进行缩减,这样有助于达成适当的平衡,从而满足设计收敛目标。在实现阶段尽早联动开展功耗分析和时序分析能够节省工程设计时间,实现更准确的工程规划。这样即可留出更多时间用于探索各种工程设计解决方案,不至于在设计周期后期才发现更合适的解决方案。

PART 3

系统性能收敛

Versal 器件是围绕异构计算引擎来构建的,这些引擎通过 NoC 或 PL 彼此相连并通过高性能收发器和 I/O 连接到外部系统。在系统应用与映射阶段,器件接口和总体计算要求可用于指定器件中实现的每个计算和控制功能的目标性能。每个功能都设计为映射到最合适的硬件资源,此类资源使用对应编程语言和编译软件(例如,对应嵌入式处理器系统使用系统软件,对应 AI 引擎或 PL 内核使用 C/C++ 语言、对应高性能 PL 内核或固件则使用 RTL 等)。

各设计团队必须先在功能级别确认功能和期望的性能,然后再将其集成到部分系统应用或整个系统中。在集成阶段中,功能可能失效,且性能可能降级。由于 Versal 器件所支持的系统应用的复杂性和异构性质,因此必须事先明确并规划分析和调试方法论。

Vitis 和 Vivado 工具均为综合性且互补性的设计环境,可提供在硬件中进行功能仿真、设计特性报告以及数据测量或探测所需的所有功能。具体章节提供了分步骤分析方法建议,详情请下载完整版指南进行查阅。

PART 4

配置与调试

成功完成设计实现后,下一步就是将设计加载到器件中并在硬件上运行。配置是指将特定应用的数据加载到器件内部存储器中的过程。如果设计在硬件上不满足要求,则需要进行调试。具体详细信息,可参阅相关资源获取。

PART 5

确认

Versal ACAP 的多种不同计算域给传统 FPGA 确认方法带来了诸多挑战。除了可编程逻辑和处理器子系统外,Versal器件还包含 AI 引擎,使系统确认任务比传统 FPGA 更复杂。

此确认方法是围绕以下关键概念构建的:

• 块/IP 确认:PL 内各 RTL 和 HLS IP 可先单独确认,然后再执行系统集成。

• AI 引擎确认:位于接口级别的 AI 引擎可视作为 AXI-MM 或 AXI4-Stream IP。

• 系统确认:完成各块确认后,即可确认整个系统、使用处理器来协调数据流、测试矢量生成、监控等。

责任编辑:haq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 仿真
    +关注

    关注

    50

    文章

    4064

    浏览量

    133522
  • ACAP
    +关注

    关注

    1

    文章

    54

    浏览量

    8162

原文标题:Versal ACAP 系统集成和确认方法指南

文章出处:【微信号:FPGA-EETrend,微信公众号:FPGA开发圈】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    AMD Versal自适应SoC CPM5 QDMA的Tandem PCIe启动流程介绍

    本文将从硬件设计和驱动使用两个方面介绍基于 CPM5 QDMA 的 AMD Versal 自适应 SoC 的 Tandem 设计和启动流程。
    的头像 发表于 09-18 10:07 490次阅读
    AMD <b class='flag-5'>Versal</b><b class='flag-5'>自适应</b>SoC CPM5 QDMA的Tandem PCIe启动流程介绍

    第二代AMD Versal Prime系列自适应SoC的亮点

    Versal Prime 系列自适应 SoC 在视频相关指标中提供了至高 2 倍的性能1,充分释放创造力,是打造多通道 4K 和 8K 内容捕获、制作和分发设备的理想芯片平台
    的头像 发表于 09-14 15:32 390次阅读
    第二代AMD <b class='flag-5'>Versal</b> Prime系列<b class='flag-5'>自适应</b>SoC的亮点

    ALINX受邀参加AMD自适应计算峰会

    近日,AMD 自适应计算峰会(AMD Adaptive Computing Summit, 即 AMD ACS)在深圳举行,聚焦 AMD 自适应 SoC 和 FPGA 产品最新动态,以及设计工具和开发环境的前沿技巧,是全球硬件开发者和工程师们深入交流与学习的优质
    的头像 发表于 08-02 14:36 603次阅读

    PMP22165.1-适用于 Xilinx 通用自适应计算加速平台 (ACAP) 的电源 PCB layout 设计

    电子发烧友网站提供《PMP22165.1-适用于 Xilinx 通用自适应计算加速平台 (ACAP) 的电源 PCB layout 设计.pdf》资料免费下载
    发表于 05-19 10:45 0次下载
    PMP22165.1-适用于 Xilinx 通用<b class='flag-5'>自适应计算</b><b class='flag-5'>加速</b><b class='flag-5'>平台</b> (ACAP) 的电源 PCB layout 设计

    在Vivado中构建AMD Versal可扩展嵌入式平台示例设计流程

    为了应对无线波束形成、大规模计算和机器学习推断等新一代应用需求的非线性增长,AMD 开发了一项全新的创新处理威廉希尔官方网站 AI 引擎,片内集成该AI Engine的FPGA系列是Versal自适应计算
    的头像 发表于 04-09 15:14 1415次阅读
    在Vivado中构建AMD <b class='flag-5'>Versal</b>可扩展嵌入式<b class='flag-5'>平台</b>示例设计流程

    AMD Versal AI Edge自适应计算加速平台之PL通过NoC读写DDR4实验(4)

    Versal的DDR4是通过NoC访问,因此需要添加NoC IP进行配置。
    的头像 发表于 03-22 17:18 2243次阅读
    AMD <b class='flag-5'>Versal</b> AI Edge<b class='flag-5'>自适应计算</b><b class='flag-5'>加速</b><b class='flag-5'>平台</b>之PL通过NoC读写DDR4实验(4)

    AMD Versal AI Edge自适应计算加速平台之PL LED实验(3)

    对于Versal来说PL(FPGA)开发是至关重要的,这也是Versal比其他ARM的有优势的地方,可以定制化很多ARM端的外设
    的头像 发表于 03-22 17:12 2350次阅读

    AMD 自适应计算威廉希尔官方网站 助力索尼半导体解决方案激光雷达汽车参考设计

     19 日,加利福尼亚州圣克拉拉— AMD(超威,纳斯达克股票代码:AMD)今日宣布,其尖端自适应计算威廉希尔官方网站 为索尼半导体解决方案( SSS )所选用,用于其最新汽车激光雷达( LiDAR
    的头像 发表于 03-20 20:28 422次阅读

    AMD自适应计算威廉希尔官方网站 助力索尼半导体解决方案激光雷达汽车参考设计

    2024 年 3 月 19 日,加利福尼亚州圣克拉拉 — AMD(超威,纳斯达克股票代码:AMD )今日宣布,其尖端自适应计算威廉希尔官方网站 为索尼半导体解决方案( SSS )所选用,用于其最新汽车激光雷达( LiDAR )参考设计。
    的头像 发表于 03-20 10:31 349次阅读

    AMD Versal AI Edge自适应计算加速平台PL LED实验(3)

    对于Versal来说PL(FPGA)开发是至关重要的,这也是Versal比其他ARM的有优势的地方,可以定制化很多ARM端的外设
    的头像 发表于 03-13 15:38 956次阅读
    AMD <b class='flag-5'>Versal</b> AI Edge<b class='flag-5'>自适应计算</b><b class='flag-5'>加速</b><b class='flag-5'>平台</b>PL LED实验(3)

    【ALINX 威廉希尔官方网站 分享】AMD Versal AI Edge 自适应计算加速平台Versal 介绍(2)

    【ALINX 威廉希尔官方网站 分享】AMD Versal AI Edge 自适应计算加速平台Versal 介绍,以及
    的头像 发表于 03-07 16:03 1017次阅读
    【ALINX 威廉希尔官方网站
分享】AMD <b class='flag-5'>Versal</b> AI Edge <b class='flag-5'>自适应计算</b><b class='flag-5'>加速</b><b class='flag-5'>平台</b>之 <b class='flag-5'>Versal</b> 介绍(2)

    【ALINX 威廉希尔官方网站 分享】AMD Versal AI Edge 自适应计算加速平台之准备工作(1)

    AMD Versal AI Edge 自适应计算加速平台之准备工作,包含软件环境、硬件环境。
    的头像 发表于 03-07 15:49 782次阅读
    【ALINX 威廉希尔官方网站
分享】AMD <b class='flag-5'>Versal</b> AI Edge <b class='flag-5'>自适应计算</b><b class='flag-5'>加速</b><b class='flag-5'>平台</b>之准备工作(1)

    AMD Versal AI Edge自适应计算加速平台Versal介绍(2)

    Versal 包含了 Cortex-A72 处理器和 Cortex-R5 处理器,PL 端可编程逻辑部分,PMC 平台管理控制器,AI Engine 等模块,与以往的 ZYNQ 7000 和 MPSoC 不同,Versal 内部
    的头像 发表于 03-06 18:12 1436次阅读
    AMD <b class='flag-5'>Versal</b> AI Edge<b class='flag-5'>自适应计算</b><b class='flag-5'>加速</b><b class='flag-5'>平台</b>之<b class='flag-5'>Versal</b>介绍(2)

    Versal自适应SoC硬件、IP和平台开发方法指南

    电子发烧友网站提供《Versal自适应SoC硬件、IP和平台开发方法指南.pdf》资料免费下载
    发表于 01-03 10:49 0次下载
    <b class='flag-5'>Versal</b><b class='flag-5'>自适应</b>SoC硬件、IP和<b class='flag-5'>平台</b>开发方法<b class='flag-5'>指南</b>

    Versal自适应SoC系统集成和 确认方法指南

    电子发烧友网站提供《Versal自适应SoC系统集成和 确认方法指南.pdf》资料免费下载
    发表于 01-03 10:48 0次下载
    <b class='flag-5'>Versal</b><b class='flag-5'>自适应</b>SoC系统集成和 确认方法<b class='flag-5'>指南</b>