0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

基于锁相环路实现CPFSK中频调制器的设计方案

牵手一起梦 来源:现代电子威廉希尔官方网站 作者:胡骥 , 敬守钊 2021-04-05 09:22 次阅读

1 引 言

频移键控(FSK)是利用数字基带信号控制载波的频率来传送信息的一种方式。“1”码用频率f1传输,“0”码用频率f2传输。FSK信号又可分为2种,一种叫离散相位FSK信号,记作DPFSK,这种信号的波形在基带信号“0”,“1”交替时,载波相位不连续;另一种叫相位连续FSK信号,记作CPFSK,他在码元“0”,“1”交替时相位连续。CPFSK信号由于其相位的连续性,不仅具有实现容易、适用频带宽、抗干扰能力强、解调无需相干载波等优点,而且避免了DPFSK信号由于在频率转换点上的相位不连续,而使功率谱产生很大的旁瓣分量,带限后会引起包络起伏的缺点,因此在数字通信领域有着广泛应用。

在实际应用中CPFSK信号的实现有许多种途径,例如采用频率切换威廉希尔官方网站 、动态改变谐振电路LC组件参数或者直接采用调制芯片如DDS等。如何在满足系统功能的前提下,以较少的硬件成本完成CPFSK信号调制,具有广泛的应用价值。本文介绍在我国磁悬浮列车车地通信系统中应用的一种CPFSK中频调制器,其核心是基于锁相环路的CPFSK信号调制威廉希尔官方网站 。系统要求中频频率为280 MHz,在信道带宽25 MHz以内,对前级编译码板提供的码率为10.24 Mb∕s的数据和周期为1 ms,脉宽10~12μs的报头脉冲信号实现调制后送至后级的38 GHz毫米波前端。

2 设计思路及系统仿真

CPFSK的基本数学原理就是用数字基带信号去控制频率的切换,完成对载频信号的调制,并保持相位的连续性,从而实现数字信息的传输。在一个码元时间Ts内,CPFSK信号可表示为:

当θ(t)为时间的连续函数时,已调波在所有时间上是连续的。若传0码时载频为ω1,传1码时载频为ω2,他们相对于未调载频ω0的频偏为△ω,上式又可写为:

式中的θ(0)为初相角,取决于过去码元的调制的结果,他的选择要防止相位的任何不连续性。对于CPFSK信号有,βf称为调制指数。

传统CPFSK信号的实现途径包括以下3种方式:

频率转换 采用数字基带信号控制两个独立的振荡器,通过加法器叠加实现CPFSK调制。该方式采用了部分数字电路,精度较高,但由于两个边频采用独立的高频振荡器生成,在频域引入了大量的谐波成分,无法满足相位连续的调制。

直接调频 采用数字基带信号直接控制LC振荡回路的参数改变,实现CPFSK调制。该方式实现容易,相位连续,但采用了大量的仿真电路组件,频率精度和稳定性无法保证。

调制解调芯片 采用成熟的调制解调芯片实现。该方式采用了当前通信电子威廉希尔官方网站 发展的最新成果,直接利用现成硬件加以实现CPFSK调制、精度高、频率稳定性好,但由于调制解调芯片普遍遵循了相应的CCITT通信协议标准,只能实现特定载频、特定调制频率上的CPFSK调制,并且硬件成本较高,无法满足专用领域的应用。

综上所述,该CPFSK调制器采用基于锁相环路(PLL)方式的CPFSK调制,其原理与仿真调制相同,一方面可以保证相位的连续性,另一方面利用PLL的稳频特性可以保证较高的频率的稳定度,并且实现方法简便。

调制器原理框图如图1所示。

基于锁相环路实现CPFSK中频调制器的设计方案

其中数据信号为10.24 MHz曼彻斯特编码信号,为了限制中频带宽并减小数据信号的码间串扰,在数据滤波部分采用升余弦滤波器,其频率特性为:

升余弦特性所形成的基带波形h(t),除了在本码元抽样时刻上不为零外,在其它码元的抽样点上均为零值,满足无码间干扰的时域条件。不仅如此,他在两个抽样点之间还有一个零点,并且他的“尾巴”收敛快,因此这样的波形对于减小码间干扰及定时提取都十分有利。

用报头信号作为开关的控制信号,实现对10.24 MHz的副载波(来自于前级的数据基带板的参考输出,以便与数据有同步关系)进行幅度键控(ASK),将键控输出与数据信号合成后送到VCO调谐端。选用10.24 MHz这个频率做副载波,从频谱上看10.24 MHz恰好为数据信号频谱的一个零点,这样可以有效避免报头和数据信号的互相干扰,利于解调。此外10.24 MHz还作为单片机的外接参考。

合成的调制信号加到VCO的调谐端,对于锁在一个点频上的锁相环而言,调制信号可认为是一种干扰,因此PLL的环路滤波器必须抑制掉调制信号对载频的干扰。从锁相环误差传递函数的角度来分析,由于锁相环的误差传递函数He(jω)具有高通特性,因此必须设计合适的环路滤波器,让调制信号的最低频率ωm处于锁相环误差传递函数的通带以内,从而实现频率调制。这种方案在调制频率ωm很低,进人He(jω)的阻带之后,调制频偏是很小的,这是这类方案的一个显著的缺点。但由于送入该调制器的数据信号为10.24 Mb∕s的曼彻斯特编码信号,调制频率下限不可能很低,从而避免了上述缺点的影响。

图2是用SystemView对整个调制器进行系统仿真的框图和得到的已调信号的频谱。

3 实际电路

调制信号输入部分如图3所示,报头信号输入经比较器AD8611整形后作为开关ADG736的控制信号,电位器W1用于调节比较器的参考电压,以适应不同幅度的报头输入。编译码送来的10.24 MHz数据信号经过低通滤波并由电位器W2控制幅度后送入ADG736。ASK输出和经升余弦滤波后的数据信号一起送到放大器AD8072放大后送至VCO的调谐端,电位器W3用于控制合成信号的幅度,从而控制调制器的调制度,使已调信号带宽控制在系统要求的25 MHz以内。

锁相环部分如图4所示,经过前面的分析,锁相环的环路滤波器带宽应低于调制信号的最低频率。

由于磁悬浮列车行进过程中的振动可能会引起输出频率的抖动,因此环路带宽又必须足够宽使锁定时间足够快。综合上述考虑,环路带宽设计成50 kHz左右,鉴相频率由单片机过程控制可选500 kHz,625 kHz,1 250 kHz,2 500 kHz四种,以便通过调试过程得出一个最优值。鉴相器芯片选取带Charge Pump的LMX2316,其为32∕33双模预分频,外接晶振5~100 MHz,最大鉴相频率10 MHz,射频输入工作频率0.1~2.8 GHz。由于ChargePump电流较小因此环路滤波器采用有源滤波器标准反馈结构(standard feedback approach)以获取较低的杂散。使用NSC的“WEBBECH”工具,可以方便快捷地完成锁相环的设计和仿真。此外12.5 MHz的晶振输出经放大器SNA586放大后送至多任务器,为后级的毫米波前端提供参考信号。系统提供的发射控制信号用于实现各发射站间的信号切换,以避免越站干扰。

最终完成的实际电路如图5所示。调制器中频为280 MHz,已调信号带宽25 MHz(可调),最大数据速率可达15 Mb∕s(死循环误码率10-9)。目前该中频调制器已在磁浮试验线车地通信系统的地面基站和车载移动站中投入使用,性能良好。

责任编辑:gt

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 锁相环
    +关注

    关注

    35

    文章

    584

    浏览量

    87745
  • 调制器
    +关注

    关注

    3

    文章

    840

    浏览量

    45143
收藏 人收藏

    评论

    相关推荐

    高频锁相环路LMX2430电子资料

    概述:LMX2430是一款高频锁相环路芯片,它可在2.25V至2.75V的电压范围内操作。这三款芯片的其他功能包括可随意选择的同步或异步停机模式、1mA或4mA的可编程电荷泵电流、内置超时计数的快速锁定威廉希尔官方网站 、...
    发表于 04-08 07:24

    锁相环路的基本特性是什么?应用于哪些领域?

    锁相环路由哪些组成?它的基本特性是什么?应用于哪些领域?
    发表于 04-12 06:58

    锁相环路是什么?有何特点

    锁相环路是一种反馈控制电路,简称锁相环(PLL,Phase-Locked Loop)。锁相环的特点是:利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因
    发表于 01-11 06:34

    锁相环路实现任意频率变换威廉希尔官方网站

    介绍了锁相环路的工作原理以及MM74HC4046AN锁相环芯片的引脚功能。给出了利用锁相环进行频率变换的方案和用方波信号进行频率变换的实际电路,并对
    发表于 04-27 15:42 50次下载

    基于FPGA的全数字锁相环路的设计

    介绍了应用VHDL威廉希尔官方网站 设计嵌入式全数字锁相环路的方法。详细叙述了其工作原理和设计思路,并用可编程逻辑器件FPCA予以实现
    发表于 07-21 16:46 0次下载

    集成锁相环路原理特性及应用

    锁相环路的原理及特性 锁相环路的应用 单片集成鉴相 集成压控振荡 单片集成锁相环 .................
    发表于 08-28 15:56 99次下载

    基于FPGA的全数字锁相环路的设计

    介绍了应用VHDL威廉希尔官方网站 设计嵌入式全数字锁相环路的方法。详细描
    发表于 09-19 10:09 68次下载

    锁相环路跟踪特性的测量方法

    锁相环路跟踪特性的测量方法:锁相环路的跟踪特性是可以测量的。以CMOS集成锁相环路5G4046构成的跟踪滤波如图6-2(a)。在电源电压为10V,中心频率fo=1
    发表于 04-21 11:53 1397次阅读
    <b class='flag-5'>锁相环路</b>跟踪特性的测量方法

    基于柔性锁相环路的动态电压恢复控制方案的研究

    基于柔性锁相环路的动态电压恢复控制方案的研究   摘要:动态电压恢复(DVR)是一种新型电能质量调节装
    发表于 07-11 13:46 553次阅读
    基于柔性<b class='flag-5'>锁相环路</b>的动态电压恢复<b class='flag-5'>器</b>控制<b class='flag-5'>方案</b>的研究

    锁相环路的基本原理和性能分析

    锁相环路的基本原理和性能分析,有需要的下来看看
    发表于 08-09 15:45 0次下载

    锁相环调制和解调中的应用及概念解析

    许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步,利用锁相环路就可以实现这个目的。锁相环路是一种反馈控制电路,简称锁相环(PLL)。
    发表于 01-22 11:18 1.5w次阅读
    <b class='flag-5'>锁相环</b>在<b class='flag-5'>调制</b>和解调中的应用及概念解析

    采用Spartan2系列FPGA器件实现全数字锁相环路的设计和仿真验证

    威廉希尔官方网站 的发展,不仅能够制成频率较高的单片集成锁相环路,而且可以把整个系统集成到一个芯片上去,实现所谓片上系统SOC(System on a chip)。因此,可以把全数字锁相环路作为一个功能模块嵌入SOC,构成片内
    发表于 07-23 16:23 1311次阅读
    采用Spartan2系列FPGA器件<b class='flag-5'>实现</b>全数字<b class='flag-5'>锁相环路</b>的设计和仿真验证

    AD805:数据重定时锁相环路过时数据表

    AD805:数据重定时锁相环路过时数据表
    发表于 05-10 16:12 8次下载
    AD805:数据重定时<b class='flag-5'>锁相环路</b>过时数据表

    锁相环路的工作原理

      简介:锁相环路的工作原理   §1-2 锁相环路的工作原理   锁相环路实质上是一个相差自动调节系统。为了掌握环境的工作原理,理解环 路工作过程中发生的物理现象,必须导出环路
    发表于 11-09 15:16 0次下载
    <b class='flag-5'>锁相环路</b>的工作原理

    CDC2516锁相环路时钟驱动数据表

    电子发烧友网站提供《CDC2516锁相环路时钟驱动数据表.pdf》资料免费下载
    发表于 08-22 12:27 0次下载
    CDC2516<b class='flag-5'>锁相环路</b>时钟驱动<b class='flag-5'>器</b>数据表