0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

浅谈层叠设计、同层串扰、层间串扰

PCB线路板打样 来源:一博科技 作者:bruce 2021-04-09 17:21 次阅读

1、 层叠设计与同层串扰

很多时候,串扰超标的根源就来自于层叠设计。也就是我们第一篇文章说的设计上先天不足,后面纠正起来会比较困难。

讲到层叠对串扰的影响,这里有另一张图片,和上文提到的参考平面的图片一脉相承。我们能看到,层间距离H是影响串扰的关键因素。当D=3H的时候,不考虑K的话,串扰大约在10%左右。这也是所谓3H原则的由来吧,我们在了解串扰之后,就需要把3W原则改为3H原则了。

pIYBAGBwHESAWagHAACNy9AJVGg305.png

从上图还可以留意到,如果要减小串扰的话,可以减小H或者增大D。只不过H太小,为了控制阻抗,线宽也会相应变小,增大加工难度,或者增加了导体损耗。而增大D,当然会受到布线空间的约束。所以我们一直提倡的,PCB设计是权衡的艺术,而权衡的技巧,就来自于对理论的深入理解,以及适当的工程量化能力。

2、层叠设计与层间串扰

提到权衡,就必须讲一下现在各种规则里面提的比较多的双带线,也就是Dualstripline结构。各大公司对Dualstripline的设计都会制定非常详细的设计规则。

Intel的Purley平台规则为例,为了降低成本,双带线结构经常被采用,要注意层间串扰。推荐的层叠可以看到,L2~L5之间构成双带线结构,L3和L4之间的距离是10mil,而L2到L3以及L4到L5是3mil,从层叠的源头来控制层间串扰。

dieceng6-02.jpg

dieceng6-03.jpg

具体的设计建议中,还提出用30度夹角来规避双带线结构层间串扰的方法。以及使用Jogging的方式来平衡串扰。下图就是我们针对这些不同的走线方式做的测试板。

dieceng6-04.jpg

一直关注高速先生的朋友,都知道我们经常会做一些测试板来验证各种走线细节的差异。我们通过验证分析,比较有把握的结论都已经陆续在研讨会Paper以及高速先生的文章中进行分享。还有一些结论,要么是我们也还有困惑,要么就是结论还不够充分,我们还会继续深入研究。双带线的30度夹角以及Jogging走线就属于我们认为还不够充分,也还有些疑惑的Item。所以这次就不公开发表结论了

感兴趣的朋友,或者想和高速先生一起来分析的朋友,可以在关注高速先生微信公众号(搜索:高速先生),并在后台留下具体的联系方式(姓名、公司、Email、电话等信息),我们可以把阶段性的研究成果单独发给你们,大家一起来看看现在的结论有没有问题,下一步该往哪个方向研究。

Anyway,双带线的层间串扰是业内都关心的问题,这样的结构,层叠设计非常重要,从一开始就要做好规划。

编辑:hfy

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 串扰
    +关注

    关注

    4

    文章

    189

    浏览量

    26943
  • 层叠设计
    +关注

    关注

    0

    文章

    12

    浏览量

    7668
收藏 人收藏

    评论

    相关推荐

    什么是?如何减少

    01 . 什么是?   是 PCB 的走线之间产生的不需要的噪声 (电磁耦合)。
    的头像 发表于 05-23 09:25 6339次阅读
    什么是<b class='flag-5'>串</b><b class='flag-5'>扰</b>?如何减少<b class='flag-5'>串</b><b class='flag-5'>扰</b>?

    PCB设计与-真实世界的(上)

    分析引言:信号频率升高,上升沿越来越陡,电路板尺寸越来越小,成本要求越来越高,是当今电子设计的趋势。尤其在消费类电子产品上,基本都是四或者六板,除去必要的电源地平面,其他密密麻麻全走着信号。
    发表于 10-21 09:53

    什么是路/幅频特性/随机信噪比

    什么是路/幅频特性/随机信噪比 路    路
    发表于 03-26 11:49 1266次阅读

    扫描模式下 ADC 发生通道

    STM32 扫描模式下 ADC 发生通道
    发表于 12-07 18:16 0次下载

    示波器通道的影响

    通道隔离度的值越大,通道之间的越小,测试的结果也就越准确!从图2的参数显示结果不难看出,在通道一接入幅值为3V的正弦波信号,通道二在2 mV/div的档位下,幅值仅为157uV,通道
    发表于 07-13 15:46 3492次阅读
    示波器通道<b class='flag-5'>间</b><b class='flag-5'>串</b><b class='flag-5'>扰</b>的影响

    硅基片上变压器与屏蔽优化

    硅基片上变压器与屏蔽优化_张峰
    发表于 01-07 19:00 0次下载

    如何消除码_怎么避免码

    所谓码,就是数字基带信号通过基带传输系统时,由于系统(主要是信道)传输特性不理想,或者由于信道中加性噪声的影响,使收端脉冲展宽,延伸到邻近码元中去,从而造成对邻近码元的干扰,我们将这种现象称为码
    的头像 发表于 04-16 14:25 4.5w次阅读
    如何消除码<b class='flag-5'>间</b><b class='flag-5'>串</b><b class='flag-5'>扰</b>_怎么避免码<b class='flag-5'>间</b><b class='flag-5'>串</b><b class='flag-5'>扰</b>

    一文看懂无码的条件

    无码的条件只要基带传输系统的冲激响应波形h(t)仅在本码元的抽样时刻上有最大值,并在其他码元的抽样时刻上均为0,则可消除码
    的头像 发表于 04-16 15:12 8w次阅读
    一文看懂无码<b class='flag-5'>间</b><b class='flag-5'>串</b><b class='flag-5'>扰</b>的条件

    近端与远端现象解析

    们就需要弄清楚近端与远端了。攻击信号的幅值影响着的大小;减小串
    的头像 发表于 10-27 09:25 1.5w次阅读
    近端<b class='flag-5'>串</b><b class='flag-5'>扰</b>与远端<b class='flag-5'>串</b><b class='flag-5'>扰</b>现象解析

    PCB如何解决

    如果不同的信号存在干扰,那么走线时让这两走线方向垂直,因为相互垂直的线,电场和磁场也是相互垂直的,可以减少相互
    的头像 发表于 05-01 09:28 3546次阅读

    解决的方法

    在电子产品的设计中普遍存在,通过以上的分析与仿真,了解了的特性,总结出以下减少的方法
    的头像 发表于 08-14 11:50 1.9w次阅读

    浅谈溯源,是怎么产生的

    文章——溯源。 提到,防不胜防,令人烦恼。不考虑,仿真波形似乎一切正常,考虑了
    的头像 发表于 03-29 10:26 3371次阅读

    什么是?如何减少

    是 PCB 的走线之间产生的不需要的噪声 (电磁耦合)。
    的头像 发表于 05-22 09:54 3872次阅读
    什么是<b class='flag-5'>串</b><b class='flag-5'>扰</b>?如何减少<b class='flag-5'>串</b><b class='flag-5'>扰</b>?

    威廉希尔官方网站 资讯 | 移动通信中的频干扰和

    关键要点是在移动通信系统的一个频道上传输的信号对另一个频道产生不希望的影响的现象。蜂窝网络中较多的频率复用,会引发频干扰并导致。随
    的头像 发表于 07-18 17:38 3484次阅读
    威廉希尔官方网站
资讯 | 移动通信中的<b class='flag-5'>同</b>频干扰和<b class='flag-5'>串</b><b class='flag-5'>扰</b>

    的类型,产生的原因?

    当信号通过电缆发送时,它们面临两个主要的通信影响因素:EMI和。EMI和严重影响信噪比。通过容易产生EMI 和
    的头像 发表于 07-06 10:07 2013次阅读