0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何解决芯片在正常工作状态下经常出现的亚稳态问题?

FPGA之家 来源:FPGA之家 作者:FPGA之家 2020-10-22 18:00 次阅读

本文是一篇详细介绍ISSCC2020会议上一篇有关亚稳态解决方案的文章,该威廉希尔官方网站 也使得FPGA在较高频率下的时序收敛成为了可能。亚稳态问题是芯片设计和FPGA设计中常见的问题,随着FPGA的发展,时序问题已经成为一个越来越难的挑战。单bit线网和逻辑通路扇出在巨大的芯片上扩散,而布线资源有限,这使得传统的时序收敛成为一场噩梦。在同步设计上实现时序收敛的传统威廉希尔官方网站 一个接一个地碰壁,未能实现规模化。

Xilinx和Achronix在其新一代FPGA中解决了这一问题,在传统的逻辑和布线结构的基础上增加了片上网络(NoC)。NoC本质上改变了游戏规则,因为整个芯片不再需要在一个巨大的神奇汇流中实现时序收敛。现在,更小的同步块可以通过NoC传递数据,减轻了传统布线结构的负担,并将原来巨大的设计自动化工具问题分解成更小的、可管理的块。在进行NoC布线的两家供应商中,Xilinx和Achronix中,Achronix声称通过其二维跨芯片AXI实现了最快的NoC。NoC中的每一行或每一列都实现为两个工作在2 Ghz的256位单向AXI通道,同时在每个方向上提供512 Gbps数据流量。Speedster的NoC总共有197个端点,产生27 Tbps的聚合带宽,比FPGA的传统按位布线资源少了很多。

本文从一篇芯片设计顶会(ISSCC2020)文章中设计的一款解决低电压亚稳态问题的同步器作为着眼点,试图还原NoC架构引入FPGA芯片后对FPGA的时序收敛起到积极作用的全过程。报告视频非常精彩,深入浅出,环环相扣,娓娓道来。欢迎大家留言讨论。

昨天刚结束的ICAC2020线上会议,高峰期在线人数高达1.6万人,笔者有幸抽空听了半个下午,其中完整的听完了本文中所提到的亚稳态相关的一个会议。该报告是由上海交通大学的何卫锋博士做的,有关ICAC2020的详细信息请搜索微信“ICAC Workshop”详细了解。

报告相关文章的信息: Chuxiong Lin, Weifeng He, Yanan Sun, Zhigang Mao, Bingxi Pei, Mingoo Seok, “A Near-Threshold-Voltage Network-on-Chip with a Metastability Error Detection and Correction Technique for Supporting a Quad-Voltage/Frequency-Domain Ultra-Low-Power System-on-a-Chip,” IEEE International Solid-State Circuits Conference (ISSCC), 2020. 完整报告视频如下(25分钟):

随着物联网机器人无人机、可穿戴/植入设备等低功耗便携式设备越来越普及,超低功耗SoC芯片威廉希尔官方网站 也面临着越来越大的挑战。为了降低这些SoC芯片的功耗,人们提出了如上图所示的各种威廉希尔官方网站 。其中,近阈值低电压威廉希尔官方网站 就是其中最受关注的一种。在超低电压下,可以很大程度的降低芯片的功耗,但随之带来了可靠性降低的代价。在上述SoC芯片中,往往具有多个电压频率域。由于超低电压下工艺等因素带来的任意两个时钟之间相位关系的不确定性,导致芯片在正常工作状态下经常会出现亚稳态问题。 什么是亚稳态?

当一个信号从Tx时钟域传递到Rx时钟域时,因为Tx_clk和Rx_clk时钟信号相位的不确定性,就有可能会造成数据信号D的上升沿会落在Rx_clk时钟上升沿的变化范围内,如果D信号的翻转(上升沿或下降沿)和Rx_clk的上升沿(采样沿)靠的足够近的时候,就会造成了采样出来的信号Q会出现非0非1的中间状态,如果信号Q这种非0非1的状态持续时间超过了Rx_clk的时钟周期,我们就称Q信号的这种非0非1的状态是亚稳态。

传统解决亚稳态的方法是采用上图中“打两拍”同步器的方法。这种方法可以有效的降低出现亚稳态的几率,但不能完全避免出现亚稳态的情况。随着电压的降低,亚稳态出现的几率越来越大。而传统的同步器无法解决上图中同步器的输入端出现亚稳态的情况,因此文章就提出了一种能够解决同步器输入端出现亚稳态情况的方案。 芯片中跨时钟域信号的解决方法就是加同步器,一个同步器不行,那就再加一个。 亚稳态窗口

以接收时钟沿为基准,以接收端时钟Tclk的频率作为将数据从亚稳态到稳定状态的一个分辨时间。当数据D的翻转在上图中黄色的亚稳态的窗口之内时,意味着同步器是无法在一个时钟周期内将D信号从亚稳态恢复为稳定状态。而对应的黄色区域的这个窗口,就称为是亚稳态窗口。 作者采用蒙特卡洛仿真了一下在65nm工艺下,电压从1.5V降低到0.4V的过程中,亚稳态问题出现的几率增大了11倍。

作者提出了上图中双采样的比较电路,可通过调整Rx_clk和Rx_clkd中间的相位差Wi,分成了五种情况来说明是否出现了亚稳态的情况。进而对如何控制亚稳态的出现进行评估和分析。 如果出现了亚稳态,可以要求发送端再重传一次信号,但无法从根本上解决亚稳态问题,亚稳态问题还是会过一段时间后再次出现。为了从根本上解决出现亚稳态的问题,定义了下图中两次亚稳态出现的时间间隔TTM。降低电路中出现亚稳态出现的概率,就相当于是增大TTM的值。

为了增大TTM的值,可以考虑采样时钟上升沿与被采样数据翻转沿的相位偏差,根据这个偏差可以将电路出现亚稳态的概率分类为Class-A和Class-B,还得到一个这两种状态下相位偏差的阈值。这样整个问题就转换为想办法当相位偏差处在Class-B的时候,想办法将其相位偏差转换到Class-A状态。

因此,解决办法就是在同步器电路中添加移相器。始终保证采样时钟上升沿与被采样数据翻转沿的相位偏差处在Class-A的状态。作者设计了一个叫MEDAC的同步器单元,可以自动检测到是否即将出现亚稳态并实时对相位偏差进行调整。工作原理如下:当电路通过计数器TTM Timer发现该计数器的值小于了上图中的TTM阈值时,Phase selector模块就会驱动Phase shifter去调整Rx_clkd信号与Tx_data之间的相位偏差,使其相移偏差从Class-B状态转换到Class-A状态。从而降低了电路出现亚稳态的风险。

把MEDAC同步器单元应用于异步FIFO中。

再把该异步FIFO应用于一款四个Router的NOC芯片中。

NoC芯片的结构和芯片图如下:

在测试了4G个数据包后,得到了很好的测试结果。在1V电压下,亚稳态出现的概率下降了几十倍,在0.4V电压下,亚稳态出现的概率下降几千倍。很好的解决了亚稳态问题。

原文标题:带有同步器的NoC结构是解决FPGA高速时序收敛的关键原因吗?

文章出处:【微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

责任编辑:haq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1629

    文章

    21734

    浏览量

    603098
  • 芯片
    +关注

    关注

    455

    文章

    50756

    浏览量

    423335
  • 电路
    +关注

    关注

    172

    文章

    5906

    浏览量

    172177

原文标题:带有同步器的NoC结构是解决FPGA高速时序收敛的关键原因吗?

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    ADS1299利用信号发生器发出的正弦信号读到的数据经常出现毛刺,怎么解决?

    近期在做ADS1299的开发,利用信号发生器发出的正弦信号读到的数据经常出现毛刺,调整了SPI的波特率与ADS1299的采样率都没有消除毛刺。毛刺的值也不是0,而是很小的,偏离正常曲线的一个值,波形如附图所示,已经测试官方的开发板与自己做的电路板都
    发表于 12-06 06:52

    用tas5630驱动容性负载,经常出现损坏芯片的现象,怎么解决?

    现在我用tas5630驱动容性负载,但是发现经常出现损坏芯片的现象。并不是说工作了很长时间芯片损坏了,而是在有些频率点,一上电就坏掉了。这是为什么,有什么好的解决办法吗?谢谢
    发表于 11-07 06:33

    ON状态下高压侧开关开路负载检测应用说明

    电子发烧友网站提供《ON状态下高压侧开关开路负载检测应用说明.pdf》资料免费下载
    发表于 09-13 10:19 0次下载
    ON<b class='flag-5'>状态下</b>高压侧开关开路负载检测应用说明

    tvp5150am1 RST脚经常出现复位不正常,为什么?

    最近设计的一块电路板,TVP5150频繁出现问题,具体原因还没查到,现象总结在这里,希望大家帮忙分析 1、RST脚经常出现复位不正常,电压值在1.2----3.3V之间。 2、sc
    发表于 09-12 06:23

    使用OPA129构建了一个电荷放大器,6脚输出经常出现尖峰的原因?

    使用OPA129构建了一个电荷放大器,电路图和出现的问题如附件中所示。 根据芯片手册给出的电荷放大电路,构建了如下所示的电路 但是在使用过程中,6脚输出经常出现尖峰,如下图所示 请问这是什么原因造成的,有什么办法能抑制这种
    发表于 08-30 06:33

    稳态触发器的两个工作状态是什么

    ,另一个状态是暂态状态。在稳定状态下,触发器保持其输出状态不变;在暂态状态下,触发器的输出状态
    的头像 发表于 08-22 10:11 480次阅读

    稳态触发器稳态是什么状态

    稳态触发器,也称为单稳态多谐振荡器或单稳态脉冲发生器,是一种常用的数字电子元件。关于其稳态状态,存在不同的表述方式,但核心意义是一致的。以
    的头像 发表于 08-22 10:09 452次阅读

    稳态触发器的输出状态有哪两种

    触发器的稳定状态之一。在这种状态下,触发器的输出端输出高电平信号。高电平信号通常表示数字电路中的“1”状态,其电压值通常在逻辑电路的供电电压范围内。 在高电平状态下,单
    的头像 发表于 08-11 09:54 679次阅读

    CY8C5868LTI没有在正常状态下工作,原因是什么?

    通电后,KITPROG3 STATUS LED 闪烁。 我们有另一块 EVK 板,它工作正常,KITPROG3 STATUS LED 没有闪烁。 根据 CYW920829M2EVK 和 CY8C5868LTI 的数据手册,我猜可能是 CY8C5868LTI 没有在
    发表于 07-24 07:36

    数字电路中的亚稳态是什么

    在数字电路的设计与实现中,亚稳态是一个不可忽视的现象。它可能由多种因素引发,对电路的稳定性和可靠性产生严重影响。本文将深入探讨数字电路中亚稳态的概念、产生原因、影响以及应对策略,以期为读者提供全面而深入的理解。
    的头像 发表于 05-21 15:29 1245次阅读

    STM8S003F3经常出现僵死或者是丢程序的问题,怎么解决?

    最近做项目用到STM8S003F3。发现经常出现僵死或者是丢程序的问题。重启无效。使用的IAR开发环境。。重新烧录以后又正常使用。。VCAP上用的是1UF电容。。RST上是4.7K+104。。供电用LDO3.3V应该很稳定。不知道为什么会
    发表于 05-10 06:37

    STM8L052芯片在停机halt模式RTC还能够正常运行吗?

    问题:STM8L052芯片在停机halt模式RTC还能够正常运行吗?现在的情况是运行状态RTC时钟运行正常,但是进入停机
    发表于 04-17 07:13

    静电平衡状态下导体的特点 凹陷的位置

    静电平衡是指导体表面上的电荷分布达到稳定的状态。在静电平衡状态下,导体表面的电荷分布呈现出一些特点,同时凹陷的位置也会受到影响。 首先,静电平衡状态下导体的特点之一是电荷分布均匀。当一个导体处于静电
    的头像 发表于 02-26 17:31 1325次阅读

    使用HW signal connections 连接不同APP的信号的时候,经常出现信号不能选择的原因?

    使用HW signal connections 连接不同APP的信号的时候,经常出现信号不能选择,或者提示\"DAVE is not able to grant your last hardware resources request\",这是什么原因,能解决吗?
    发表于 02-06 06:27

    复位信号存在亚稳态,有危险吗?

    复位信号存在亚稳态,有危险吗? 复位信号在电子设备中起着重要的作用,它用于使设备回到初始状态,以确保设备的正常运行。然而,我们有时会发现复位信号存在亚稳态,这意味着信号在一定时间内未能
    的头像 发表于 01-16 16:25 486次阅读