减少晶圆损失和成本的测试方法！

01 案例重点

通过部署在线电气测试，测量和分析，减少晶圆损失和成本

使用24个专用的并行SMU通道（每一个探针一个通道），以较小的尺寸将制造周期缩短3 倍

使用软件包开发灵活的测试和测量例程，进一步提高系统功能

晶圆/芯片工艺过程从空白的硅晶圆开始到最终制成电子功能芯片终结，整个过程需要依次执行数百个专业的工艺步骤(称为工艺流程)。但是，考虑到R&D环境的性质以及各个工艺步骤的复杂性，如果在某个工艺流程中出现问题，可能导致功能器件的良率大幅下降。 在工艺流程的早期对晶圆上的单个芯片/器件进行电子测试，有助于了解片上设备的性能和执行早期的半导体工艺监管。目前已有具备在线测试功能的大型设备，但是对于之前的fab工厂来说，若没有在其中嵌入在线（in-line）电气测试系统，就无法获得工艺流程中关键点的反馈。因此不得不从fab厂中取出晶圆，然后使用现有的参数测试仪对其进行测试，这就会导致整个流程中断。而且，由于污染问题，从fab厂取出来的晶圆无法返回进行进一步加工，就会损失大量的晶圆，制造周期大大增长，项目交付时间也大大延迟了。

图1.半导体制造工艺流程简图 工厂研发的测试芯片系统由数千个具有各种尺寸和架构的晶体管、电阻器和电容器组成。其中可能包含小型演示电路，我们需要测试所有这些器件，以正确分析特定的半导体制造工艺。 如果有一套工厂内部半导体自动测试设备（ATE），能够24/7全天候执行测试操作，就可以大大减少研发项目的交付时间并降低总体成本。因此我们需要一种多功能的测试系统，可以快速、准确地执行测试，以支持我们的各种行业联盟计划。并要求该系统需要能够满足所有的参数和功能IC测试需求，而且可以轻松扩展来满足未来半导体制造工业威廉希尔官方网站 的测试需求。

02 第一阶段测试

为了减少晶圆检测的成本就需要更高效的替代解决方案。但是市场上的测试系统不是专注于参数测试，就是专注于功能测试，无法兼顾。而且，传统的参数测试仪利用开关矩阵来共享SMU，数字万用表（DMM）和LCR测试仪等资源，这会降低信号的完整性并使操作顺序化，无法并行执行。此外这些仪器通常需要花费很长时间来进行编程序，而且采用固定密封装，缺乏灵活的性，价格也很昂贵。

自发展至今，PXI被各行各业广泛采用，可有效的帮助企业降低成本、提高绩效，同时具有强大的经济实力，可以更轻松地帮助各个企业度过不同的产业波动期。最终选择了一种高精度的每通道SMU仪器；除了PXI仪器外，还配备了自动晶圆加工系统的探针台，该系统可以在无人值守的情况下运行；开发了一个定制的探针卡，并将所有晶圆探测组件连接到一个容纳PXI仪器的19英寸机架中。测试系统包括PXI SMU与DMM、LCR仪表和第三方低泄漏开关矩阵，他们在测试点之间共享资源。如图2所示。

接着利用软件，在使用PXI模块化仪器的ATE上开发并部署了一个参数测试例程库，并对其进行了基准测试，最终对过程监控结构进行了测量。实现了全自动、无人值守的晶圆测试，并顺利地将电气数据覆盖为其他在线（光学）计量数据，进行深入地进行过程分析。

图2.第一阶段测试系统框架图

图3.相对于传统测试方法的改进

通过fab工厂内部ATE，我们可以执行以前的不可能完成的实验或晶圆成本很高的实验。作为一个独立的研究机构，这些新的实验为研发的半导体工艺威廉希尔官方网站 提供了非常有价值的信息。图3显示的是实验中一些非常重要的改进。

03 第二阶段测试

将ATE系统的硬件配置为两台菊花链式PXI机箱，25个PXIeSMU（其中24个连接到与晶圆前端接触的探针，一个连接到吸盘触点），以及一个功能强大的机架式控制器。探针台和晶圆上料设备通过GPIB-USB接口进行控制，软件包依然作为软件架构的核心。 这种每针SMU方法的性能非常惊人，大大减少了测试时间，这对于大型的传统台式SMU来说是不可能的。由于这一方法可实现高度并行测量，不需要按顺序进行测量，节省了中间的切换步骤，因此总测试时间减少到仅为测试一个测试点的时间。

图4.第二阶段测试系统框架

假设一个探针垫模块具有24个焊盘和12个二极管；每个二极管连接到两个焊盘。对于fA级的二极管泄漏测量，我们需要较长的测试积分（孔径）时间来抑制测量噪声。这一个积分时间可能会超过32个电源周期（PLC），相当于640 ms(32 PLC x 20 ms/PLC)。在采用开关矩阵的传统顺序测试中，开关和建立时间大约为10 ms，这也是一个重要的影响因素。关于这一点，在第1阶段的系统中，每一个探针垫模块块的开关和建立时间大约为7.92 s。而对于高度并行的配置，测试时间有效地减少到一个二极管的测量时间（640毫秒），快了12倍。

04 总结

根据多个应用程序的测试时间数据，并综合考虑了探针的步进时间之后，可以发现测试速度提高了 3.35倍，过去的测试时间为每晶圆67分钟，而现在采用并行测试后，每晶圆的测试时间减少为20分钟。因此可以肯定地说，从第一阶段到第二阶段，测试吞吐量增加了三倍！在工艺制造周期日益缩短的情况下，吞吐量的增加将有助于于我们更加快速地交付研发成果 。此外，还可以在工艺流程的早期提取大量数据，进行晶圆级可靠性研究。

总而言之，基于PXI的模块化测试仪器可以有效降低检测成本、提高检测速率。

原文标题：降低芯片测试成本的有效手段！

文章出处：【微信公众号：半导体测试】欢迎添加关注！文章转载请注明出处。

责任编辑：haq