0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何减少PCB布局中的串扰

PCB设计 2020-09-19 15:47 次阅读

当电路板上出现串扰时,电路板可能无法正常工作,并且在那里也可能会丢失重要信息。为了避免这种情况,PCB设计人员的最大利益在于找到消除其设计中潜在串扰的方法。让我们谈谈串扰和一些不同的英国威廉希尔公司网站 ,这些威廉希尔官方网站 可以回答如何减少PCB布局中的串扰。

印刷电路板上的串扰

电路板上的活动过多会导致信号传输困难。考虑一下电路板上并排在一起的两条走线。如果一条迹线的信号比另一条迹线的信号具有更大的幅度,可能会使另一条迹线过载。就像在嘈杂的房间中试图讲话时保持自己的直觉很难一样,PCB上的“受害者”走线也同样会受到响亮信号的影响。然后的问题是,受害信号将开始像侵略者信号那样运行,而不是表现出应有的方式。

串扰定义为印刷电路板上迹线之间的意外电磁耦合。即使两条迹线彼此之间没有物理接触,也可能是这种耦合导致的结果是一条迹线中的一个信号被另一信号强过。这种情况可能发生在具有可接受的走线间距但对于串扰不可接受的PCB上。

除了在同一层上并排的两条走线之间可能产生串扰之外,走线在两层之间垂直平行延伸的风险更大。这种效应被称为宽边耦合,是由于两个信号层之间仅被很小厚度的芯材分开而产生的。该距离通常小于同一层上两条迹线之间的间隔。

PCB设计工具如何帮助您解决串扰问题

这些天来,您在减少和消除电路板上的串扰方面拥有非常好的盟友,这就是PCB设计工具中的功能。一方面,设计工具可以为您提供的帮助极少,但现在情况已不再如此。

您可以设置各种各样的设计规则,以指定走线之间以及走线到电路板上其他对象的间距。您甚至可以根据特定的网或穿过这些网的区域设置不同的间隙值。这将极大地帮助您设置设计,以避免可能发生串扰的情况。

设计工具还具有用于按特定宽度和间距布线差分对的特定功能,并且您可以设置走线长度以及将特定走线长度相互匹配的规则。您还可以指定可以在其上路由某些网络的板的哪些层以及这些层上的走线的首选方向。您还可以使用串扰计算器以及其他仿真和分析工具。今天我们可以使用的设计工具包含各种设计约束功能,可以帮助解决诸如串扰之类的问题,我们只需要使它们起作用即可。

如何减少串扰的设计方法

现在我们已经讨论了什么是串扰以及您的PCB设计工具如何为您提供帮助,让我们看一下一些基本的PCB设计技巧,这些技巧可以避免设计中潜在的串扰区域:

l 配置您的电路板层,以使两个相邻的信号层具有相互交叉而不是相互平行的首选布线方向。如果第二层从“北到南”运行,则确保第三层从“东到西”运行。这样,您可以将宽边耦合的可能性降到最低。

l 在两个相邻信号层之间使用接地层,以进一步减少宽边耦合的机会。这不仅会增加各层之间的距离,而且这种配置还可以为您提供更好的接地平面返回路径。

l 在高速路由(差分对,时钟路由等)和其他路由之间保持尽可能多的空间。这里的一般原理是通过以线宽的三倍隔开走线(测得的中心到中心),可以阻止70%的电场相互干扰。

串扰会在您的设计中引起严重的问题,您将需要尽可能多地了解它。我们为您提供的这是朝着这个方向迈出的伟大的第一步,以使您走上正确的道路。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电路板设计
    +关注

    关注

    1

    文章

    127

    浏览量

    16496
  • PCB设计
    +关注

    关注

    394

    文章

    4683

    浏览量

    85567
  • PCB布线
    +关注

    关注

    20

    文章

    463

    浏览量

    42051
  • 华秋DFM
    +关注

    关注

    20

    文章

    3494

    浏览量

    4492
收藏 人收藏

    评论

    相关推荐

    高频电路设计问题

    在高频电路的精密布局,信号线的近距离平行布线往往成为引发“”现象的潜在因素。,这一术语
    的头像 发表于 09-25 16:04 256次阅读

    信号的介绍

    信号(Crosstalk)是指在信号传输过程,一条信号线上的信号对相邻信号线产生的干扰,这种干扰是由于电磁场耦合或直接电容、电感耦合引起的。根据耦合类型和位置的不同,信号
    的头像 发表于 09-12 08:08 1201次阅读
    信号的<b class='flag-5'>串</b><b class='flag-5'>扰</b>介绍

    一文让你了解PCB六层板布局

    是电路板设计的重要环节,这种叠层结构可以有效地减少信号和电磁干扰,提高电路板的性能,也直接影响到电路板的性能、可靠性和成本。 PCB
    的头像 发表于 07-23 11:36 1438次阅读

    M9航空接口3芯如何减少

    德索工程师说道要减少M9航空接口3芯的,首先需要深入了解产生的原因。
    的头像 发表于 04-26 16:11 384次阅读
    M9航空接口3芯如何<b class='flag-5'>减少</b><b class='flag-5'>串</b><b class='flag-5'>扰</b>

    pcb元件布局调整时应注意哪些问题

    电子产品来说,好的PCB设计可以提升整机的性能,因此PCB设计器件布局的优化是非常重要的。 PCB设计器件布局提升整机的性能 首先,
    的头像 发表于 03-20 09:43 462次阅读
    <b class='flag-5'>pcb</b>元件<b class='flag-5'>布局</b>调整时应注意哪些问题

    嵌入式开发引起的原因是什么?

    电路布线常会有的风险,最后简单说明几个减小串的方法,常见增大走线间距、使两导体的有风险的区域最小化、相邻层走线时传输线互相彼此垂直
    发表于 03-07 09:30 1839次阅读
    嵌入式开发<b class='flag-5'>中</b>引起<b class='flag-5'>串</b><b class='flag-5'>扰</b>的原因是什么?

    PCB设计是什么意思?如何减少PCB设计呢?

    几乎所有电子设备的制造过程都使用焊料,通过焊料将电子元器件与PCB连接起来。在以前,通常选用的都是有焊料,但是目前,最受欢迎的应该是无铅焊料。
    的头像 发表于 02-27 17:29 1852次阅读
    <b class='flag-5'>PCB</b>设计<b class='flag-5'>中</b>的<b class='flag-5'>串</b><b class='flag-5'>扰</b>是什么意思?如何<b class='flag-5'>减少</b><b class='flag-5'>PCB</b>设计<b class='flag-5'>中</b>的<b class='flag-5'>串</b><b class='flag-5'>扰</b>呢?

    PCB布局相关的注意事项

    反弹噪声: 是指一个信号路径的信号通过电磁场耦合到相邻的信号路径。为了
    的头像 发表于 02-05 10:59 523次阅读
    <b class='flag-5'>PCB</b>板<b class='flag-5'>布局</b>相关的注意事项

    产生的原因是什么

    ,也称为串音干扰,是指由于线路之间的电磁耦合导致的信号和噪声的传播。可以引起信号质量下降、数据错误和系统性能受限,因此在高速数字设计和高密度电路
    的头像 发表于 02-04 18:17 1871次阅读
    <b class='flag-5'>串</b><b class='flag-5'>扰</b>产生的原因是什么

    PCB设计,如何避免

    PCB设计,如何避免? 在PCB设计,避免
    的头像 发表于 02-02 15:40 1780次阅读

    PCB产生的原因及解决方法

    PCB产生的原因及解决方法  PCB(印刷电路板)是电子产品中非常重要的组成部分,它连接着各种电子元件,并提供电气连接和机械支撑。在 PCB
    的头像 发表于 01-18 11:21 2030次阅读

    减少的方法有哪些

    PCB(Printed Circuit Board)走线之间产生的不需要的噪声(电磁耦合)。
    的头像 发表于 01-17 15:02 1836次阅读
    <b class='flag-5'>减少</b><b class='flag-5'>串</b><b class='flag-5'>扰</b>的方法有哪些

    pcb机制是什么

    PCB设计过程(Crosstalk)是一个需要重点关注的问题,因为它会导致信号质量下降,甚至可能导致数据丢失。本文将详细介绍PCB
    的头像 发表于 01-17 14:33 465次阅读
    <b class='flag-5'>pcb</b><b class='flag-5'>中</b>的<b class='flag-5'>串</b><b class='flag-5'>扰</b>机制是什么

    如何使用SigXplorer进行的仿真

    (Crosstalk)是信号完整性(SignalIntegrity)的核心问题之一,尤其在当今的高密度电路板设计,其影响愈发显著。当电路板上的走线密度增大时,各线路间的电磁耦合
    的头像 发表于 01-06 08:12 2411次阅读
    如何使用SigXplorer进行<b class='flag-5'>串</b><b class='flag-5'>扰</b>的仿真

    怎么样抑制PCB设计

    空间中耦合的电磁场可以提取为无数耦合电容和耦合电感的集合,其中由耦合电容产生的信号在受害网络上可以分成前向串扰和反向Sc,这个两个信号极性相同;由耦合电感产生的
    发表于 12-28 16:14 332次阅读
    怎么样抑制<b class='flag-5'>PCB</b>设计<b class='flag-5'>中</b>的<b class='flag-5'>串</b><b class='flag-5'>扰</b>