如何克服高速PCB设计中信号完整性问题?

PCB中的高速信号是什么？

频率范围从50 MHz到高达3 GHz的信号被视为高速信号，例如时钟信号。理想情况下，时钟信号是方波，但实际上不可能立即将其“低”电平更改为“高”电平（反之亦然）。它具有特定的上升和下降时间，因此在时域中似乎是梯形的。值得注意的是，时钟信号的高频谐波在频域中的幅度取决于其上升和下降时间。如果上升时间大于谐波的幅度，则谐波的幅度将变小。

为什么在高频总是会有信号失真？

在低频（> 1kHz）下，信号保持在数据表征范围内，并且系统按预期运行。当速度增加时，就会产生更高的频率影响，从而导致振铃，串扰，反射，接地反弹和阻抗失配问题。它不仅影响系统的数字属性，而且还会影响interwetten与威廉的赔率体系 属性。这些问题更容易增加I / O接口和内存接口的数据速率。实际上，可以通过采用高级PCB设计服务或遵循严格的布局指南来避免这些问题。信号布线，端接方案和电源分配威廉希尔官方网站 可以帮助设计人员实现有效的PCB。

在高速PCB设计中，何时需要注意信号完整性？

信号完整性：理想地，在PCB中，信号应不受干扰/不受干扰地从信号源（Tx）传输至负载（Rx）。但实际上，这不会发生。信号以一些损耗（阻抗失配，串扰，衰减，反射，开关问题）到达负载。信号完整性（SI）是定义为在高频状态下测量这些信号失真的术语。信号完整性通过提供实用的解决方案有助于预测和理解这些关键问题。

高速PCB设计要求将迹线可视化为传输线，而不是简单的导线。确定设计中的最高工作频率有助于确定应视为传输线的走线。如果走线超过该频率波长的大约1/10 ，则可以将其视为传输线。这些传输线需要数字和模拟分析。

PCB基板：PCB构造期间使用的基板材料会导致信号完整性问题。每个PCB基板具有不同的相对介电常数（εr ）值。它决定了将信号走线视为传输线的长度，当然，在这种情况下，设计人员需要注意信号完整性威胁。

利用εr值，设计人员可以评估信号流动的速度（V p ）和传播延迟（ t PD）。这些参数有助于确定应将走线视为传输线的长度。描述了插入损耗如何随信号频率增加。对于FR-4（玻璃环氧树脂）和高频Rogers RO4350B材料，测量插入损耗（每英寸）。较高的插入损耗可能导致更大的衰减。

克服高速PCB设计中信号完整性问题的威廉希尔官方网站

设计人员可以在高速PCB中实现以下英国威廉希尔公司网站 ：

1.高速PCB设计中的阻抗匹配

此参数对于更快和更长的跟踪运行很重要。影响阻抗控制的三个因素是基板材料，走线宽度和走线距地面/电源层的高度。

在低频下，PCB轨迹由其直流特性定义。它可以被认为是理想的电路，没有电阻，电容和电感。当频率上升时，与磁场相关的电感和电容开始影响其性能。由于过孔短线导致的走线阻抗不匹配，以及走线中的瑕疵无法使信号在接收器（负载）中被完全吸收。这就是为什么多余的能量会反射到发射器（源）的原因。这个过程一次又一次地重复直到所有能量被吸收为止。在高数据速率下，它会导致信号过冲，下冲和振铃，从而产生信号错误。为了解决该问题，这些传输线在其下方设置有接地平面以及终端电阻。

计算线路的阻抗很重要。（它是通过将线的粗细，电路板的介电常数以及线与地平面之间的距离结合起来计算得出的。）有时，传输线需要在不同的层之间穿行，因此，线与接地层之间的距离也要经过地平面发生变化。在这种情况下，通过改变线宽可以将线阻抗保持在相同的值。

注意：对于高频，高速设计，PCB轨迹被视为传输线。

高速PCB设计中的阻抗控制措施

阻抗失配可以通过实施适当的端接方案来控制。终止方案的选择取决于应用。让我们讨论其中的一些。

1.并联终端方案：在该方案中，终端电阻（RT）等于线路阻抗。该终端电阻放置在尽可能靠近负载的位置，以实现最大效率。在高输出状态下，此终端电阻的电流负载最大。

2戴维宁端接方案：这是并行端接方案的替代方案，在该方案中，端接电阻器（RT）分为两个独立的电阻器，它们等于线路阻抗（组合时）。该方案减少了从电源汲取的总电流，并增加了从电源汲取的电流，因为电阻器放置在VCC与地之间。

3 有源并联终端：此处，等于线路阻抗（Z0）的终端电阻放置在偏置电压路径中。设置偏置电压，以便输出驱动器可以从高电平和低电平信号中提取电流。该威廉希尔官方网站 需要一个单独的电压源，该电压源可以吸收和提供电流以匹配输出传输速率。

4 串联-RC并联终端：在该方案中，电阻和电容器（> 100pF）的组合用作终端阻抗。此处，终端电阻（RT）等于Z0，电容器阻隔了低频信号分量并使高频分量通过。因此，RT的直流负载效应不会影响驱动器。

5 串联终端：它匹配信号源上的阻抗，而不是负载上的阻抗。该方案有助于衰减二次反射。线路阻抗根据负载的分布而变化。因此，一个电阻值并不适用于所有情况。这种方法仅在源处需要一个组件，而在每个负载中不需要多个组件，但是通过增加RC时间常数来延迟信号路径。

6 差分对终端：在接收设备的信号之间需要一个终端电阻。终端电阻必须与差分负载阻抗（通常为100Ω）匹配。
责任编辑：tzh