0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

高速BGA封装与PCB差分互连结构进行设计与优化

iIeQ_mwrfnet 来源:微波射频网 2020-09-02 13:40 次阅读

摘要:随着电子系统通信速率的不断提升,BGA封装与PCB互连区域的信号完整性问题越来越突出。

针对高速BGA封装与PCB差分互连结构进行设计与优化,着重分析封装与PCB互连区域差分布线方式,信号布局方式,信号孔/地孔比,布线层与过孔残桩这四个方面对高速差分信号传输性能和串扰的具体影响。

利用全波电磁场仿真软件CST建立3D仿真模型,时频域仿真验证了所述的优化方法能够有效改善高速差分信号传输性能,减小信号间串扰,实现更好的信号隔离。

近年来,球栅阵列(BGA)封装因体积小,引脚多,信号完整性和散热性能佳等优点而成为高速IC广泛采用的封装类型。

为了适应高速信号传输,芯片多采用差分信号传输方式。随着芯片I/O 引脚数量越来越多,BGA焊点间距越来越小,由焊点、过孔以及印制线构成的差分互连结构所产生的寄生效应将导致衰减、串扰等一系列信号完整性问题,这对高速互连设计提出了严峻挑战。

目前国内外学者对于板级信号完整性问题的研究仍多集中于水平传输线或者单个过孔的建模与仿真,频率大多在20 GHz以内。对于包括过孔、传输线的差分互连结构的传输性能以及耦合问题研究较少。并没有多少威廉希尔官方网站 去减少封装与PCB互连区域垂直过孔间的串扰。

文章针对高速BGA封装与PCB差分互连结构进行设计与优化。着重分析改进差分布线方式,信号布局方式,信号孔/地孔比,布线层与背钻这四个方面对改善高速差分信号传输性能和串扰的具体影响。利用全波电磁场仿真软件CST微波工作室建立3D仿真模型。仿真频率达到40 GHz,在时域和频域同时验证了所述优化方法的有效性。

1、物理模型

1.1 差分互连结构

在高速信号传输中,差分信号因具有减小轨道塌陷和电磁干扰、提高增益、消除共模噪声和开关噪声干扰等优点而被广泛使用。高速差分信号通过IC封装到达PCB板各层进行传播,为了实现BGA封装基板与PCB各层的电气连接,由水平差分线和垂直差分过孔共同构成了差分互连结构,如图1所示。

图1 BGA封装与PCB板垂直互连结构

1.2 仿真环境及参数设置

本文采用的仿真环境为全波电磁场仿真软件CST微波工作室,集时频域算法为一体,含多个全波及高频算法,可仿真任意结构、任意材料下的S 参数,并可以与电路设计软件联合仿真。

几种优化方案均由CST微波工作室建立三维物理模型,PCB 的层叠结构如图2 所示,PCB板共12层,第1,3,5,8,10,12层为信号层(走线层),第2,4,6,7,9,11 层为电源或地层。板厚为97.6 mil,板材介电常数3.8,损耗正切0.012。

0.8 mm间距BGA扇出过孔间距为31.4 mil,过孔孔径8 mil,线宽/线距5 mil,差分走线在第10层。

图2 PCB板层叠结构剖面图

2、优化与设计

从四个方面进行设计优化,以改善高速差分信号的传输性能及信号间串扰。分别为差分布线方式,信号分布方式,信号孔/地孔比,布线层选择与过孔残桩。CST仿真的结果以S 参数的形式体现,仿真频率达40 GHz,在时域和频域同时验证所述优化方法的有效性。

2.1 布线方式

差分信号从过孔引出时,不同的布线方式会对差分信号的传输特性有很大的影响,如果传输线不能等长等距,就会引起信号失真,产生共模噪声。

如图3所示,信号从过孔引出时分别采取三种布线方式,0°,90°转角,45°转角,每对差分过孔周围有两个隔离地孔。布线在PCB板第10层。

图3 三种差分线引出方式

图4是以上三种不同布线方式的插入损耗。显然,种水平对称的方式传输性能。差分信号重要的就是等长等距,等长的目的是要确保时序的准确与对称性,两条传输线上的任何时延差或错位,都会导致差分信号失真,并使部分差分信号变成共模信号,产生电磁干扰。

等距的目的是保持差分阻抗的一致性。45°和90°转角在布线时都无法做到的等长等距,产生相位差和共模噪声。

图4 不同布线方式下差分对的插入损耗

图5和图6分别从频域和时域展示了三种布线方式所产生的共模噪声。不论是45°转角还是90°转角,产生的共模噪声都比0°高得多,而45°转角布线要略优于90°转角。

图5 不同布线方式下共模噪声频域比较

图6 不同布线方式下共模噪声时域比较

根据经验法则,为了把错位维持在信号上升边10%以内,要求两线长度匹配至上升边空间延伸的10%以内。这种情况下,对走线总长度的匹配要求如下:

ΔL =0.1×RT×v

式中:ΔL 表示为错位维持在上升边的10%以内,两条走线之间的长度偏差;RT表示信号的上升边;v 表示差分信号的传播速度。如果信号的传播速度大致为6 in/ns,上升边为100 ps,那么两条走线的长度应匹配至其偏差小于60 mil。

由于高速信号上升时间越来越短,留给缘于走线长度偏差的错位预算在不断变小,使得走线长度之间的匹配显得愈加重要。

因此在实际应用中,应尽量采用0°这样水平对称的方式布线,来达到等长等距的目的。

2.2 信号分布方式

BGA封装管脚在扇出时通过过孔连接至PCB板其他各层,几十对差分对同时高密度、长线并行,相邻的传输线由于电场和磁场的作用(耦合电容/耦合电感),一对差分线传输的信号会对相邻的传输线产生串扰[9]。

由于BGA焊点的排列是固定的,因此焊盘和过孔的位置取决于焊点的分布,合理的BGA管脚信号布局可以改善差分对之间的串扰。不同信号分布方式见图7。

图7 不同信号分布方式

如图7所示的两种布局方式:3对信号横向水平布置;3对信号正交布置。

每对信号周围各有两个隔离地孔。中间为受扰线,两边为干扰线,根据走线将3对差分对定义成6个差分端口,D1~D3为BGA扇出端,通过观察D4,D6端口对D2端口的远端串扰来分析相邻通道的串扰情况,由于两边对称,只需观察D4端口对D2端口的串扰。差分对远端串扰比较如图8所示。

图8 不同信号分布方式下差分对远端串扰比较

由图8所示的结果可以看到,信号正交布局时,由于孔?孔之间距离增大,孔?孔耦合减小,从端口D4到端口D2的远端串扰低于水平布局时的远端串扰。

由表1可知,优化后的远端串扰比原设计在大于5 GHz频带内有5~15 dB的改善。图9从时域也验证了正交布局的优越性。优化后的设计瞬态峰值噪声比原设计降低了10 mV,如表1所示。

图9 不同信号分布方式下差分对远端串扰时域响应比较

表1 远端串扰比较

2.3 信号孔/地孔数量比

由于在设计中BGA焊点的间距是固定的,一味增加信号之间的距离来降低串扰不太可能,简单的方法就是在重要信号孔周围增加地孔隔离。

以下四种方案信号孔/地孔(S G) 比分别为1∶1,1∶2,1∶3,1∶4,信号布局方式采取第2.2节中正交布局方式,如图10所示。

图10 不同S G 比信号布局

四种方案远端串扰比较如图11所示,S G 比为1∶2时,差分信号的远端串扰要比1∶1时有很大改善。由表2可知,在5~30 GHz频段,S G 比1∶2比1∶1远端串扰降低了8~17 dB。

在重要信号孔周围增加地孔隔离,能够缩短地回流路径、降低信号过孔的电感不连续性,因此可以在一定程度上改善串扰,但是很快就会饱和,S G 比1∶4与1∶3时差别已然不大,远端串扰的改善很有限。

4种方案远端串扰的时域仿真结果如图12所示,可以得到与频域同样的分析结果。从时域结果可得到4种方案的瞬态峰值噪声,S G 比1∶1时高达22 mV,1∶2时则很快降低到6 mV,1∶3和1∶4时均在1.6 mV左右,相差不到0.03 mV,如表2所示。

图11 四种方案远端串扰比较

图12 四种方案远端串扰时域响应比较

表2 远端串扰比较

由于BGA封装引脚数量有限,并不能无上限地增加地孔数量。在串扰影响和引脚数量的权衡之下,20 GHz以内S G 比1∶2与1∶3区别不大,选择1∶2即可。20 GHz以上时,S G 比1∶3要明显优于1∶2。

2.4 布线层选择与过孔Stub的影响

在重要信号孔周围增加地孔隔离是降低串扰简单的方法,但是很快就饱和了,而且这样很难达到一个理想的屏蔽。

在封装与PCB互连区域,高速差分对之间除了孔的耦合,线耦合也都是引起串扰的重要因素。此刻,除了考虑之前的三个方面影响,还应分析和研究布线层以及过孔残桩对串扰的影响。

图13的情况,三个差分对分别布在不同层且具有不同过孔Stub长度,信号正交布局,每对差分过孔周围设置6个隔离地孔。图13(a)中3个差分对都布在PCB第10层,靠近底层。图13(b)中两侧的干扰线从第10层移到第3层,且将长Stub背钻59.1 mil。

这样两边干扰信号与中间受扰信号之间孔耦合的垂直长度显著减少。图13(c)与图13(b)恰好相反,中间的受扰线布在第3层并且背钻,两边干扰线布在第10 层。图13(d)中间受扰线布在第10层,两边干扰线布在第3层且保留长Stub。

远端串扰的频域比较如图14 所示,与方案(a)相比,方案(b)减小了两边干扰信号过孔的垂直长度,孔耦合减少,而且3对差分线不在同一层,线?线之间耦合也减小了,串扰会有很大改善。

由表3 可知,在5~30 GHz频带内,方案(b)比方案(a)远端串扰改善了4~12 dB。方案(c)与(b)的区别在于(c)有多余的孔线耦合,(c)中受扰线放在第3层且背钻,干扰线放在第10层,虽然孔耦合也可以减小,但是两边长长的干扰信号孔会对中间差分线产生线干扰。

而方案(b)中,由于干扰信号孔背钻,受扰信号在经过时,并没有长Stub对差分线的干扰。由此,方案(b)的串扰是的。如果没有背钻,如方案(d),虽然三对信号差分线不在同一层,但长长的Stub不仅会影响阻抗的连续性,使自身差分信号产生谐振,还会增大相邻差分信号之间的串扰,甚至都不如方案(a)将信号都布置在靠近底层。

图14 四种方案远端串扰比较

从时域仿真结果中可以得到与频域同样的分析结果,如图15所示。由表3可知,四种方案的瞬态峰值噪声,方案(b),方案(d)。因此,在今后的设计中,为避免过孔长Stub对信号的干扰,差分线应尽量靠近PCB板底层布线,多走内部带状线。

几对并行的差分信号可分别布置在不同信号层以降低串扰,但要注意布在浅层的信号过孔一定要背钻。

图15 四种方案远端串扰时域响应比较

表3 远端串扰比较

3、实验结果比较与分析

通过对以上仿真结果进行比较与分析,可以得到如下设计和优化建议:

(1)差分信号从过孔引出时,为满足等长等距的要求,应尽量采用水平对称的布线方式,以达到的传输性能和的共模噪声。如果布线时无法做到的水平对称,45°转角布线要优于90°转角布线。

(2)BGA封装信号引脚布局采用正交方式,可充分降低差分对之间串扰的影响。与水平布局相比,正交布局在5~30 GHz频带内串扰有5~15 dB的改善。

(3)在重要信号孔周围增加地孔隔离,可以在一定程度上改善串扰,但是很快就会饱和,由仿真结果可知:20 GHz以内给每一对信号孔周围布置4个地孔,就可以很好的降低差分信号间的串扰,满足信号完整性要求。20 GHz以上时,可在某些高速信号周围布置6个隔离地孔,以改善信号之间的串扰。

(4)在选择布线层时,为避免过孔长Stub对信号的干扰,差分线应尽量靠近PCB板底层布线,走内部带状线。如果很多对差分对并行传输,几对差分信号可分别布置在不同信号层以降低串扰,但要注意布在浅层的差分信号过孔一定要背钻。

4、结论

本文通过对高速BGA封装与PCB差分互连结构的优化设计,利用CST全波电磁场仿真软件进行3D建模,分别研究了差分布线方式、信号布局方式、信号孔/地孔比、布线层与过孔残桩这四个方面对高速差分信号传输性能和串扰的具体影响。

时频域仿真结果表明,所述优化方法能够有效改善高速差分信号传输性能,减小差分信号间串扰,实现更好的信号隔离。

为保证高速信号传输系统的信号完整性提供了重要依据,对于高速PCB设计具有一定的指导意义。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4319

    文章

    23083

    浏览量

    397562
  • 电磁干扰
    +关注

    关注

    36

    文章

    2312

    浏览量

    105396
  • BGA封装
    +关注

    关注

    4

    文章

    118

    浏览量

    17914
  • 华秋DFM
    +关注

    关注

    20

    文章

    3494

    浏览量

    4491

原文标题:深度分析:BGA封装与PCB差分互连结构的设计与优化

文章出处:【微信号:mwrfnet,微信公众号:微波射频网】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    优化互连结构的热应力分析与介电材料选择

    线介电材料的选择进行优化。结果表明,总体互连线介电材料的热膨胀系数对铜互连结构的热应力影响较小,而弹性模量对其影响较大;各层介电材料热应力与弹性模量成正比,SiN界面热应力与弹性模量成
    的头像 发表于 12-03 16:54 134次阅读
    <b class='flag-5'>优化</b>铜<b class='flag-5'>互连结构</b>的热应力分析与介电材料选择

    一文了解晶圆级封装中的垂直互连结构

    了更高的要求。以当下热门的晶圆级封装为切入点,重点阐述并总结目前在晶圆级封装结构中出现的3 种垂直互连结构:硅通孔(Through Silicon Via,TSV)、塑封通孔(Thro
    的头像 发表于 11-24 11:47 342次阅读
    一文了解晶圆级<b class='flag-5'>封装</b>中的垂直<b class='flag-5'>互连结构</b>

    BGA芯片的封装类型 BGA芯片与其他封装形式的比较

    在现代电子制造领域,封装威廉希尔官方网站 是连接芯片与外部电路的关键。BGA封装因其高密度、高性能和可靠性而成为许多高性能应用的首选。 一、BGA封装类型
    的头像 发表于 11-23 11:40 962次阅读

    如何进行BGA封装的焊接工艺

    随着电子威廉希尔官方网站 的飞速发展,BGA封装因其高集成度和高性能而广泛应用于各种电子产品中。然而,BGA封装的焊接工艺相对复杂,需要精确控制以确保焊接质量和产品的可靠性。 1. 准备工作 1.1
    的头像 发表于 11-20 09:37 602次阅读

    不同BGA封装类型的特性介绍

    软质的1~2层PCB电路板。 焊接时采用低熔点焊料合金,焊料球材料为高熔点焊料合金。 利用焊球的自对准作用,回流焊过程中焊球的表面张力可达到焊球与焊盘的对准要求。 封装体的柔性载带能与PCB板的热匹配性相比较。 属于经济型
    的头像 发表于 11-20 09:36 348次阅读

    BGA封装的测试与验证方法

    的初步步骤,主要检查焊球的完整性和均匀性。通过高分辨率的显微镜或自动光学检测(AOI)设备,可以检测焊球的大小、形状和位置是否符合设计要求。 2. X射线检测 X射线检测是一种非破坏性的检测方法,可以透视BGA封装内部结构,检查
    的头像 发表于 11-20 09:32 416次阅读

    BGA封装适用的电路板类型

    随着电子威廉希尔官方网站 的飞速发展,对集成电路封装的要求也越来越高。BGA封装因其独特的优势,成为了现代电子制造中不可或缺的一部。 1. 电路板类型概述 电路板,也称为印刷电路板(
    的头像 发表于 11-20 09:28 260次阅读

    BGA封装与其他封装形式比较

    随着电子威廉希尔官方网站 的飞速发展,集成电路封装威廉希尔官方网站 也在不断进步。BGA封装作为一种先进的封装形式,已经成为高性能电子设备中不可或缺的一部。 1.
    的头像 发表于 11-20 09:21 390次阅读

    BGA封装威廉希尔官方网站 的发展 BGA封装的优势与应用

    BGA(Ball Grid Array,球栅阵列)封装威廉希尔官方网站 是一种集成电路封装威廉希尔官方网站 ,它通过在芯片的底部形成一个球形焊点阵列来实现芯片与电路板之间的电气连接。BGA
    的头像 发表于 11-20 09:15 970次阅读

    针对 BGA 封装PCB Layout 关键建议

    本文要点深入了解BGA封装。探索针对BGA封装的PCBLayout关键建议。利用强大的PCB设计工具来处理
    的头像 发表于 10-19 08:04 1044次阅读
    针对 <b class='flag-5'>BGA</b> <b class='flag-5'>封装</b>的 <b class='flag-5'>PCB</b> Layout 关键建议

    通用硬件设计/BGA PCB设计/BGA耦合

    电子发烧友网站提供《通用硬件设计/BGA PCB设计/BGA耦合.pdf》资料免费下载
    发表于 10-12 11:35 0次下载
    通用硬件设计/<b class='flag-5'>BGA</b> <b class='flag-5'>PCB</b>设计/<b class='flag-5'>BGA</b>耦合

    如何选择一款适合的BGA封装

    因为引脚不同的排列方式会提供不同的引脚布局和连接方式,因此在选择BGA封装时,需考虑PCB设计的限制。这包括板间距、线宽线距以及与其它元器件的布局要求,需确保所选的BGA
    的头像 发表于 07-30 10:17 460次阅读

    BGA封装的优势是什么?和其他封装方式有什么区别?

    传统的引脚封装(如DIP、SOP等)通常将芯片的引脚排列在封装的两侧或四周。而BGA封装将芯片的引脚分布在整个底部,并以球形焊点进行连接。这
    的头像 发表于 07-24 10:59 1056次阅读

    SMT贴片中BGA封装的优缺点

    一下BGA封装优缺点。 BGA封装的优点: 1、BGA体积小内存容量大,同样内存IC在相同容的量下,BG
    的头像 发表于 04-07 10:41 766次阅读

    PCB设计中,BGA焊盘上可以打孔吗?

    PCB设计中,BGA焊盘上可以打孔吗? 在PCB(印刷电路板)设计中,BGA(球栅阵列)焊盘上是可以打孔的。然而,在决定是否将BGA焊盘打孔
    的头像 发表于 01-18 11:21 1963次阅读