在没有综合工具情况下，如何设计数字电路？

FPGA 器件属于专用集成电路中的一种半定制电路，是可编程的逻辑列阵，能够有效的解决原有的器件门电路数较少的问题。FPGA 的基本结构包括可编程输入输出单元，可配置逻辑块，数字时钟管理模块，嵌入式块RAM，布线资源，内嵌专用硬核，底层内嵌功能单元。由于FPGA具有布线资源丰富，可重复编程和集成度高，投资较低的特点，在数字电路设计领域得到了广泛的应用。FPGA的设计流程包括算法设计、代码仿真以及设计、板机调试，设计者以及实际需求建立算法架构，利用EDA建立设计方案或HD编写设计代码，通过代码仿真保证设计方案符合实际要求，最后进行板级调试，利用配置电路将相关文件下载至FPGA芯片中，验证实际运行效果。

虽然在FPGA中，利用综合工具来可以将VHDL或者Verilog代码转化成电路。但是作为FPGA工程师而言，在没有综合工具的情况下，如何设计出数字电路呢？如果已经知道需要实现的功能的状态机，如何将它转化成数字电路呢？和设计出数字电路呢？

设计数字电路一般有如下步骤：

1. 由给定的逻辑功能建立原始状态图和原始状态表

2. 状态化简

3. 状态分配

4. 选择触发器类型

5. 确定激励方程组和输出方程组

6. 画出逻辑图，并检测自校正能力

使用D触发器设计一个1101序列检测器，输入为串行编码序列，输出为检出信号。