0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看威廉希尔官方网站 视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Intel首次亮相Tiger Lake晶圆 基于增强版10nm+工艺

半导体动态 来源:快科技 作者:上方文Q 2020-01-14 10:23 次阅读

CES 2020大展上Intel首次公开了下一代移动平台Tiger Lake(或将命名为十一代酷睿)的部分细节,采用10nm+工艺,集成新的Willow Cove CPU核心、Xe LP GPU核心,IPC性能提升超过两位数,同时大大增强AI性能。

在会后的内部展示上,Intel首次拿出了Tiger Lake的晶圆供大家鉴赏。

事实上,Intel虽然官方称Tiger Lake使用的10nm是增强版10nm+,但严格来说将会是第三代(10nm++)。

在此之前,第一代10nm工艺的Cannonn Lake因为完全不合格而胎死腹中,只留下一颗双核心而且无核显的i3-8121U。目前的Ice Lake使用的已经是第二代(10nm+),频率仍然不过关,最高只能做到4.1GHz。

在工艺不达标的情况下,Ice Lake、Tiger Lake都只会出现在U/Y系列低功耗移动平台上,还有服务器。

从晶圆上可以清楚地看到Tiger Lake的内核,包括四个CPU核心(左侧上方和下方)、GPU核心(右侧)等,根据测量核心面积是13.64×10.71=146.10平方毫米,相比于11.44×10.71=122.52平方毫米的Ice Lake增大了约20%,其中宽度不变,长度增加2.2毫米。

增大的部分主要来自GPU核显,架构升级,执行单元也从64个增至96个。

搭载Tiger Lake的Intel史上最迷你主板

责任编辑:wv

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 晶圆
    +关注

    关注

    52

    文章

    4903

    浏览量

    127958
  • intel
    +关注

    关注

    19

    文章

    3482

    浏览量

    185960
收藏 人收藏

    评论

    相关推荐

    半导体制造工艺流程

    半导体制造是现代电子产业中不可或缺的一环,它是整个电子行业的基础。这项工艺的流程非常复杂,包含了很多步骤和威廉希尔官方网站 ,下面将详细介绍其主要的制造工艺流程。第一步:
    的头像 发表于 12-24 14:30 181次阅读
    半导体<b class='flag-5'>晶</b><b class='flag-5'>圆</b>制造<b class='flag-5'>工艺</b>流程

    背面涂敷工艺的影响

    一、概述 背面涂敷工艺是在背面涂覆一层特定的材料,以满足封装过程中的各种需求。这种工艺
    的头像 发表于 12-19 09:54 210次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b>背面涂敷<b class='flag-5'>工艺</b>对<b class='flag-5'>晶</b><b class='flag-5'>圆</b>的影响

    GaAs的清洗和表面处理工艺

    GaAs作为常用的一类,在半导体功率芯片和光电子芯片都有广泛应用。而如何处理好该类
    的头像 发表于 10-30 10:46 372次阅读
    GaAs<b class='flag-5'>晶</b><b class='flag-5'>圆</b>的清洗和表面处理<b class='flag-5'>工艺</b>

    的制备流程

    本文从硅片制备流程为切入点,以方便了解和选择合适的硅,硅的制备工艺流程比较复杂,加工工序多而长,所以必须严格控制每道工序的加工质量,
    的头像 发表于 10-21 15:22 264次阅读

    PC应用中 Tiger Lake处理器的非隔离式负载点解决方案

    电子发烧友网站提供《PC应用中 Tiger Lake处理器的非隔离式负载点解决方案.pdf》资料免费下载
    发表于 08-26 11:33 0次下载
    PC应用中 <b class='flag-5'>Tiger</b> <b class='flag-5'>Lake</b>处理器的非隔离式负载点解决方案

    详解不同级封装的工艺流程

    在本系列第七篇文章中,介绍了级封装的基本流程。本篇文章将侧重介绍不同级封装方法所涉及的各项工艺
    的头像 发表于 08-21 15:10 1543次阅读
    详解不同<b class='flag-5'>晶</b><b class='flag-5'>圆</b>级封装的<b class='flag-5'>工艺</b>流程

    碳化硅和硅的区别是什么

    。而硅是传统的半导体材料,具有成熟的制造工艺和广泛的应用领域。 制造工艺: 碳化硅的制造
    的头像 发表于 08-08 10:13 1443次阅读

    LMV321同个型号生产工艺差异较大的原因是什么?

    同个型号生产工艺差异较大的原因是?
    发表于 08-07 07:02

    的划片工艺分析

    圆经过前道工序后芯片制备完成,还需要经过切割使上的芯片分离下来,最后进行封装。
    的头像 发表于 03-17 14:36 1917次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b>的划片<b class='flag-5'>工艺</b>分析

    一文看懂级封装

    共读好书 在本文中,我们将重点介绍半导体封装的另一种主要方法——级封装(WLP)。本文将探讨级封装的五项基本工艺,包括:光刻(Pho
    的头像 发表于 03-05 08:42 1360次阅读
    一文看懂<b class='flag-5'>晶</b><b class='flag-5'>圆</b>级封装

    无意发展至10nm以下,第二梯队代工厂的成熟工艺现状

    电子发烧友网报道(文/周凯扬)半导体制造工艺经过多年的发展,已经有了翻天覆地的变化。但如果我们单从代工厂的工艺布局来看,就会发现变化并不算大,领头的台积电、三星等依然在加大先进
    的头像 发表于 02-21 00:17 3536次阅读
    无意发展至<b class='flag-5'>10nm</b>以下,第二梯队<b class='flag-5'>晶</b><b class='flag-5'>圆</b>代工厂的成熟<b class='flag-5'>工艺</b>现状

    台积电3nm工艺价格飙升,收入激增

    当前整个行业正处于不景气的状态,2020 年以来出货量首次跌破每季度 300 万片。但台积电凭借 N3 工艺使其
    的头像 发表于 01-24 11:15 723次阅读
    台积电3<b class='flag-5'>nm</b><b class='flag-5'>工艺</b><b class='flag-5'>晶</b><b class='flag-5'>圆</b>价格飙升,收入激增

    级封装的五项基本工艺

    在本文中,我们将重点介绍半导体封装的另一种主要方法——级封装(WLP)。本文将探讨级封装的五项基本工艺,包括:光刻(Photolit
    发表于 01-24 09:39 1900次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b>级封装的五项基本<b class='flag-5'>工艺</b>

    英特尔Arrow Lake-U搭载Intel 3工艺计算模块,作为Lunar

    Tom‘s Hardware的相关报告指出,Lunar Lake的CPU将使用外部台积电N3B制程,而Arrow Lake-U通过使用Intel 3工艺,有望在降低制造成本的同时保持竞
    的头像 发表于 01-23 10:23 772次阅读

    键合设备及工艺

    随着半导体产业的飞速发展,键合设备及工艺在微电子制造领域扮演着越来越重要的角色。键合威廉希尔官方网站 是一种将两个或多个
    的头像 发表于 12-27 10:56 1478次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b>键合设备及<b class='flag-5'>工艺</b>