基于FPGA的高速采集和深存储的模块设计

摘 要： 为了实现飞行器在飞行试验状态下对空间噪声信号的记录，设计了一个基于FPGA的超声数据采集与存储模块。该模块以FPGA芯片XC3S400作为主控制器，使用THS1408芯片作为模/数转换器，将采集到的interwetten与威廉的赔率体系 信号转换为数字信号并进行存储。在超声数据采集模块FPGA软件方案中，对软件的功能、实现框图以及软件流程做了相应的介绍。Flash芯片采用交替双平面页编程方式，提高了数据的写入速度。通过试验验证了该采集与存储模块功能的有效性。

随着高速采集和大容量存储威廉希尔官方网站 的发展，传统的低速采样和单一Flash存储结构的应用已经难以满足工业化和军事化应用。在航空、工业等领域中，数据采集和存储设备占据着很重要的地位，对多通道高速数据采集威廉希尔官方网站 的应用需求也越来越广泛，对数据存储容量的要求也越来越高，特别是在需要对数据进行记录和回放分析的场合。在飞行器的飞行研制、验证和完善阶段，对飞行过程中各项参数的变化和分析具有重要作用和意义[1]。传统的数据采集和存储设备由于存在低采样率和存储量小的缺点，已难以胜任长时间数据采集与存储的任务，因此采用新的采集和存储阵列威廉希尔官方网站 解决高速数据采集和大容量存储的问题显得日益重要。由于FPGA具有可灵活配置、低成本以及Flash可组成阵列的特点，对解决飞行试验中数据采集和存储的问题提供了可能。

本文提出了一种基于FPGA高采样率深存储的设计方案，并可实现飞行器在飞行过程中的各项原始数据的记录、分析和回放。而且可以通过上位机软件在计算机中读取出飞行的原始数据并将数据拆分以及绘图，供试验后进行分析。

1 总体设计方案

本设计采用型号为XC3S400E的FPGA芯片作为逻辑控制单元，该芯片拥有400 K逻辑门，288 KB Block RAM，I/O数量达到了141个，其低成本、低功耗和可灵活配置的特性能够满足设计要求[2-3]。引脚支持高速数据通信，能够完成高速采集和存储接口的设计，设计总体框图如图1所示，其中信号调理电路完成模拟信号的放大和滤波，模/数转换器完成模拟信号到数字信号的转换功能。为了提高电源的抗噪声性能，在给系统模拟电路和数字电路供电之前需要经过滤波处理。存储模块由4个深存储的三星Flash组合成一个16 GB的Flash阵列，实现数据的大容量存储功能。总线接口完成与计算机之间控制指令、数据、地址等信号的通信。

系统工作原理：计算机通过USB总线接口给系统下发控制指令，指令在FPGA逻辑控制单元进行译码，之后完成相对应的采集、存储等操作。参数信号经过信号输入接口后进行调理和模/数转换，将采集到的数字信号存储到Flash阵列中，以备计算机对数据进行回放和分析。

2 硬件电路设计

采集模块主要由信号调理电路、单端转差分电路和模数转换电路三部分组成，采集模块的电路原理图如图2所示。信号调理电路的作用是把传感器输入的相对较小的电压信号进行放大，使其适合于模/数转换芯片的输入要求[4]。单端转差分电路将传感器输入的单端模拟信号转换成差分信号，以满足模/数转换芯片THS1408转换的输入信号要求[5]。FPGA控制模/数转换芯片把模拟信号转换成数字量，并将符合条件的数据进行编帧，写入16 GB Flash阵列。其中运放采用AD8028，当输入信号频率不大于1.5 MHz时，运放跟随后的波形效果仍然很好，满足设计要求。最初设计阶段，电阻R12选用10 kΩ阻值，在实际电路调试过程中发现A/D运放的容性负载随着输入信号频率的增大不断减小，当输入信号频率达到1 MHz以上时，AD8028的输入电容值C和容性负载由下式得出：

由式(1)可知，AD8028的容性输入阻抗与R12在同一数量级，电阻R12阻值过大，会对输入信号进行分压，使得输入信号的幅值衰减。把电阻R12更换成1 kΩ以后，输入信号幅值的衰减几乎可以忽略不计，保证了信号的采集精度。THS1408采用具有三态缓冲的并行数据接口，可以直接连接到数据总线接口，通过驱动OE为低可以将数据输出使能，使得电路设计更加简单。

3 软件设计

3.1 FPGA逻辑设计
逻辑控制中心FPGA主要完成THS1408内部寄存器的初始化和数/模转换控制、数据采集的控制、数据有效性判断以及Flash阵列芯片的读写控制功能。内部程序框图如图3所示。