完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
本帖最后由 FEM炮。 于 2016-10-21 16:52 编辑 之前先牛刀小试了Qsys系统的搭建和软件部分的运行，感受到了Qsys的强大，但是Qsys到底是如何运行的呢，还是有所疑惑，近期主要深入学习了Qsys系统的硬件部分和软件部分，首先学习了Nios II的硬件框架结构，收获颇丰。 下图是Qsys的系统结构框图： 
图中主要包括Nios II软核处理器和UART、SPI、定制外设等部分，其中Nios II软核处理器是核心大脑，可以借助软件进行配置开发，然后下载到可编程芯片中。这样就可以自由的设计所需的处理器和外设，灵活方便，同时还提供了JTAG接口方便下载和调试。此外，Qsys系统还可以通过外部存储器接口和FPGA片外的处理器通信，共享外部处理器。 Nios II作为处理器当然整个Qsys硬件系统的核心是核心，下图是Nios II处理器的框架结构图
图中可以看出，结构和大多数处理器结构有很多相似之处，主要包括：寄存器文件、算术逻辑单元、复位信号、异常和中断、存储器和I/O口结构、JTAG调试模块等几大部分。 首先是寄存器部分，我们大家都知道寄存器是必不可少的部分，它主要用来存放一些数据，可以暂时存放一些参与运算的数据和运算结果，而Nios II寄存器文件主要包括32个通用寄存器、32个控制寄存器以及影子寄存器组，影子寄存器组就是用来备份通用寄存器和状态寄存器的，具体寄存器的一些用法大家可以查阅相关的手册。
接下来算术逻辑单元的主要功能就是对存储在通用寄存器组中的数据进行操作，Nios II的ALU主要支持以下四种运算
Nios II支持两个复位信号，一个是全局硬件复位信号Reset，该信号使外部输入信号，高电平有效，可以强制处理器立即进入复位，另一个复位信号是CPU_resetrequest，该信号是本地复位信号，同样高电平有效，可以只让CPU复位，而其他元件不受影响。在JTAG调试模式下，Nios II处理器不会响应cpu_ressetrequest。 
0
|
|
|
相关推荐
|
|
|
· 2016-10-23 19:17:56
|
|
|
|
|
|
|
|
1472 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1067 浏览 0 评论
2556 浏览 1 评论
2245 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2515 浏览 0 评论
1958 浏览 54 评论
6032 浏览 113 评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2979
淘帖
4472
发表评论
赞
回复
