完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
`例说FPGA连载35:PLL例化配置与LED之闲置引脚设置 特权同学,版权所有 配套例程和更多资料下载链接: http://pan.baidu.com/s/1c0nf6Qc 在FPGA使用中,我们常常会遇到一些闲置不使用引脚带来的麻烦。对于这些闲置不使用的引脚,最好在工具软件上将他们设置为“输入三态”,这样可以避免很多稀奇古怪的问题。下面简单的说一下如何在Quartus II工程中做这个设置。 如图3.30所示,点击菜单栏的“AssigmentàDevice…”。 |
|
相关推荐
|
|
只有小组成员才能发言,加入小组>>
891个成员聚集在这个小组
加入小组4597 浏览 0 评论
特权同学 Verilog边码边学 Lesson01 Vivado下载与安装
2680 浏览 1 评论
玩转Zynq连载50——[ex69] FIR滤波器IP仿真实例
4425 浏览 2 评论
玩转Zynq连载49——[ex68] MT9V034摄像头的图像FFT滤波处理
5330 浏览 1 评论
玩转Zynq连载48——[ex67] Vivado FFT和IFFT IP核应用实例
5472 浏览 0 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-24 16:35 , Processed in 0.934937 second(s), Total 68, Slave 50 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号