完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
本人小白,使用virtex-7 VX485t开发套件,做了一个很简单的LED灯的verilog程序,就是时钟一进来,LED就一直闪(一直取反)
在设置管脚的时候,查到到了SysClk的P级引脚是E19,于是设置了引脚,IOSTANDARD我看到官方文档说是LCDS,但是我设置的时候没有LVDS选项,于是我选择了LVCMOS18和LVDCI18分别尝试了,但是都不行,烧录到版主上面完全没反应,于是又改成了使用UserClk的P级引脚AK34,但是仍然不行。。。 试过使用非时钟触发,LED灯就会一直亮,所以LED管脚应该没有错,使用时钟的时候,用了PLL,输入为200Mhz(因为SysClk的晶振是200M),输出为100Mhz作为时钟。 所以到底是哪里出问题了呢???? 百思不得其解??? |
|
相关推荐
8个回答
|
|
会不会是灯闪的频率太快人眼看不出来。。。
|
|
|
|
是不是楼主所设振荡频率过高造成的
|
|
|
|
|
|
|
|
振荡频率不是晶振决定的吗?我查过官方文档,SysClk对应的是SIT9102AI-243N25E200,就是200M的晶振 |
|
|
|
是不是频率太快了
|
|
|
|
那就爱莫能助了 如果楼主解决了 还望分享一下经验 |
|
|
|
学习学习学习
|
|
|
|
设置成哪个引脚不得看你晶振在哪个引脚上接着,你这么随便改是出于什么想法?。。。。
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1686 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1096 浏览 0 评论
2775 浏览 1 评论
2454 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2745 浏览 0 评论
2080 浏览 56 评论
6069 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-3 02:46 , Processed in 0.636580 second(s), Total 50, Slave 45 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号