完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
回帖奖励 +2 分积分
不懂 但是为了能让楼主获得帮助 也只能顶贴了
|
|
|
|
回帖奖励 +2 分积分
FPGA是用什么仿真的啊?
|
|
|
|
回帖奖励 +2 分积分
不是太清楚哎!
|
|
|
|
建议把 testbench里面那个 'timescal 1ps/1ps 精度改为1ns/1ps,或者看看你testbench文件的时钟频率是否与quartus的时钟一致。
|
|
|
|
竟然又是ad。。。。。。。。。。。。。。。看得我心碎
|
|
|
|
|
|
|
|
自问自答了。问题已经解决。开始一直认为是timequest的时序约束没有做好,后来证明和时序约束一点关系都没有。两个原因1.代码中的初值和后面时序逻辑冲突了,所以一开始的值是x,2Testbench中如果要对几个引脚初始化的话,最好不要在PROCESS中初始化。因为很可能与自己在别处又初始化了,数值各种冲突。比如说我在附图中注释掉的那三局就是问题所在。
刚开始学FPGA,各种碰壁,现在开始解决仿真波形里面的毛刺问题了,跪谢叔叔阿姨的帮助,祝大家愉快。 |
|
|
|
|
|
|
|
您好,想请教楼主一个问题,您用VHDL时使用过SLL这个操作运算没,要是用过的话是怎么使用的呢?
|
|
|
|
自学每人请教确实需要自己苦学阿
|
|
|
|
是的,在quartus的tool菜单里的Gate level simulation |
|
|
|
没用过移位操作,刚学了没俩月 |
|
|
|
利用modelsim仿真为功能仿真(不带有时延信息),只能验证你的代码的逻辑性,而要对其进行功能仿真时一定要保证测试文件的正确性,给的激励一定要对。功能仿真之后可以下到fpga当中,实际的检测你的代码产生的时序是否符合要求。 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-20 21:32 , Processed in 0.952752 second(s), Total 95, Slave 78 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号