完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
数字锁相环设计源程序
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率.目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上;顶层文件是PLL.GDF
举报
我顶
发布
计算滞回比较器的上下门限电压
219 浏览 0 评论
详解一个短路(过流)保护电路
201 浏览 0 评论
为什么过了一个二极管,信号的电压反而放大了这么多?
2074 浏览 3 评论
说是一款高频高压三相channel transmitter专业词我不知道怎么翻译
1701 浏览 1 评论
电路分析:为什么R6处输出电压为8V,R6和Q1拆掉是这样?
870 浏览 1 评论
电子发烧友网
电子发烧友论坛
查看 »
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-21 10:35 , Processed in 0.820060 second(s), Total 100, Slave 80 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com