完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
数字锁相环设计源程序
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率.目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上;顶层文件是PLL.GDF
举报
我顶
发布
反激电源电路无法正常工作,是控制芯片问题吗?
181 浏览 1 评论
设计了一款1.6G的LC低通滤波器,但是实际测试只到1.3G,是怎么回事
2152 浏览 2 评论
怎么利用电路现这种台阶式波形
1471 浏览 0 评论
六脚IC:有知道这个六脚IC的吗,找过好多地方都没有找到?
2186 浏览 0 评论
请大神指点一下这个半桥逆变器的设计是否存在问题?
1728 浏览 2 评论
电子发烧友网
电子发烧友论坛
查看 »
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-4-3 05:26 , Processed in 0.958096 second(s), Total 103, Slave 81 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com