完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
可综合的VerilogHDL设计实例
在前面七章里我们已经学习了VerilogHDL的基本语法、简单组合逻辑和简单时序逻辑模块的编写、Top-Down设计方法、还学习了可综合风格的有限状态机的设计,其中EEPROM读写器的设计实质上是一个较复杂的嵌套的有限状态机的设计,它是根据我们完成的实际工程项目设计为教学目的改写而来的,可以说已是真实的设计。
举报
junjie0909
tangmin
yanfan1987
黄
徐凯
郦金标
jlyjj
洛水
wayne
发布
PCIe 4.0 SSD尚未起飞,就要迎战速度翻倍的5.0
6446 浏览 0 评论
临时键合有人做过这个吗?
84056 浏览 5 评论
电子发烧友网
电子发烧友论坛
查看 »
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-27 15:07 , Processed in 0.897412 second(s), Total 71, Slave 57 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com