完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
本帖最后由 tony欧 于 2016-6-3 13:36 编辑
我用ISE编写的工程,如果涉及ROM IP核,第一次仿真时是完全好使的,输出端能输出波形。 但是当我关电脑,重启再次打开这个工程时,仿真输出端就变成了ZZZZZ,请问这个是什么原因啊。。很急很急。。 |
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
894 浏览 0 评论
基本FPGA或者树莓派或者其它微处理器(尽量压缩成本且完成项目)DFB激光器稳频
1635 浏览 1 评论
2733 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1241 浏览 0 评论
3886 浏览 1 评论
2357 浏览 58 评论
6212 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-2-9 10:19 , Processed in 0.402892 second(s), Total 67, Slave 51 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号