7段数码显示译码器设计实验

2009-10-11 09:22:08 6682

0 实验三 7段数码显示译码器设计（1）实验目的：学习7段数码显示译码器的设计；学习VHDL的CASE语句应用。（2）实验原理：7段数码显示译码器是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。图4-1是共阴七段数码管，译码器的输出信号的7位分别接数码管的7个段，高位在左，低位在右。例如当输出信号为“1101101”时，数码管的7个段：g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发光，于是数码管显示“5”。注意，这里没有考虑表示小数点的发光管，如果要考虑，需要增加段h，程序中的输出端应改为8位的标准逻辑位矢量。图4 -1 共阴数码管及其电路（3）实验内容: Ⅰ.用VHDL中的CASE语句设计一个显示十六进制数的7段数码显示译码器，输入是从“0000”～“1111”16个4位二进制数，数码显示的是从‘0’～‘F’16个字符。在QuartusII上进行编辑、编译及仿真，给出其所有信号的时序仿真波形。【部分参考程序】 … PROCESS( A ) BEGIN CASE A IS WHEN "0000" => LED7S <= "0111111" ; … WHEN OTHERS => NULL ; END CASE ; END PROCESS ; END ; 提示：仿真时可用输入总线的方式给出输入信号仿真数据，仿真波形示例图如图4-2所示。图4-2 7段译码器仿真波形 Ⅱ.引脚锁定及硬件测试。建议选用实验电路模式6，用数码管8显示译码输出（PIO46-PIO40）,键8、键7、键6和键5四位控制输入数据，对译码器的工作性能进行硬件测试。（4）实验报告 1. 给出实验Ⅰ的完整程序，说明程序中各语句的含义及其整体功能。 2. 给出实验Ⅰ的时序仿真波形报告及其分析说明。 3. 给出实验Ⅱ的硬件测试过程及结果的说明。 0
2009-10-11 09:22:08　　评论淘帖0 举报相关推荐 • ７段数码管译码器设计实验 12179 • 7段数码管译码器设计与实现 127 • BCD七段数码管显示译码器电路 7986 • BCD七段数码管显示译码器 69109 • 7段数码管显示实验报告 0 • 实现一个7段数码管译码器实验的工程文件免费下载 23 • BCD七段数码管译码器电路 9799 • 6位7段数码管显示模块 0 • 全加器译码器及显示电路实验 38 • 数码译码器的应用 1143