完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
5535
|
最近在做DDR3的仿真测试，写一个自定义的总线转换成avalon总线，和DDR3的控制器（EMIF）互联，传输数据，但是出现了有readdatavalid信号，而readdata一直是不定态的状况。并且，mem_dm信号写的时候为全0，写结束置全1，读的时候却没有置0 了， 想请教一下，有可能是什么地方出了问题，小弟感激不尽。我做的是burst=4的传输，写一次，读一次。
0
已退回10积分
|
|
相关推荐
4个回答
|
|
|
读写请求时序检查一下对不对
|
|
|
2016-5-25 21:15:03
评论
|
|
|
这个没有做过
|
|
|
2016-5-29 09:30:20
评论
|
|
|
经过检查，发现是dq是inout型，可能是这个问题，当时请教了大神，大神给我弄好了，却没告诉我是为什么，又不好问了，别人是老板啊~~~~~郁闷
|
|
|
|
|
wlj341021 发表于 2016-6-16 08:44 朋友！你搞好了没有 |
|
|
2018-1-16 14:57:03
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1434 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1059 浏览 0 评论
2513 浏览 1 评论
2206 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2475 浏览 0 评论
1937 浏览 53 评论
6022 浏览 113 评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
9090
