完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
请教大家,我打算使用这个方案,FPGA使用控制器硬核,外面挂两个16位DDR,这两个DDR的的差分时钟、地址线、控制线等共用,只有数据线使用各自的。希望做到两片同时访问,一次把32位数据分成两个16位写入两片ddr。不知道这样做有没有什么问题或隐患。尤其是差分时钟,FPGA出来后可以分叉供给两片DDR吗? 另外,用的ALTERA 的芯片,手册一直没查到关于这种用法的指示说明之类的,可能是看的不够仔细。如果有谁知道在哪里有这方面的应用资料,请告诉我吧,不胜感激! |
|
相关推荐
1个回答
|
|
也打算搞ddr,学习学习
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1526 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1073 浏览 0 评论
2606 浏览 1 评论
2293 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2563 浏览 0 评论
2031 浏览 55 评论
6038 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-29 01:11 , Processed in 0.665223 second(s), Total 68, Slave 52 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号