完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
各位大牛晚上好,是这样的,小弟目前在做一个Altera OpenCL的工作,具体是将OpenCL的kernel通过Altera提供的工具转换成aocx和Quartus工程,然后下载到FPGA板子上实现并行计算,因为小弟不太懂FPGA,所以来问下,有没有大牛做过这个的,以及生成的Quartus工程,怎么去Debug呢?C语言我可以用gdb来调试,Verilog HDL怎么调试呢?目前我卡在了Altera OpenCL的license上,虽然还没有开始生成Verilog HDL代码,但是感觉一片茫然啊,感谢各位大牛传授下经验。
|
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
639 浏览 0 评论
746 浏览 0 评论
524 浏览 0 评论
AG32软件包SDK更新:加入新例程(可实现至少15个UART串口)
1209 浏览 0 评论
从零开始驯服Linux(一):ZYNQ-Linux启动文件构建全解析
2819 浏览 0 评论
6554 浏览 114 评论
2656 浏览 58 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-4-12 00:23 , Processed in 0.599149 second(s), Total 68, Slave 51 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191