[资料]

vhdl是什么

2015-9-30 13:48:29 2078 vhdl

0 VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。 VHDL翻译成中文就是超高速集成电路硬件描述语言，主要是应用在数字电路的设计中。它在中国的应用多数是用在FPGA/CPLD/EPLD的设计中。当然在一些实力较为雄厚的单位，它也被用来设计ASIC。 VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式、描述风格以及语法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分,及端口)和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。 vhdl.pdf (105.37 KB, 下载次数: 3 ) 0
举报淘帖0 只看该作者最近下载过的用户(2) 相关推荐 • VHDL语法入门 1060 • 怎么用simulink生成vhdl？ 1716 • 使用DCM怎么生成vhdl文件 1183 • 电子设计VHDL 1530 • FPGA的VHDL有哪些优点？怎么理解VHDL？ 3892 • Error (10887): VHDL error 3743 • VHDL并行语句 2303 • VHDL设计基础知识 4677 • ModelSim TestBench VHDL参考模板 2615 • vhdl实用教程pdf下载 53343