[问答]

ISE环境下使用Verilog设计RAM写模块出现问题

5748

问答对人有帮助，内容完整，我也想知道答案 0 把Quartus环境下调试正确的RAM读写模块在ISE14.7中重新综合后出现问题，RAM读部分正常，RAM写部分出现问题如下：Par:288 - The signal ram_addr_bus<0>_IBUF has no load. PAR will not attempt to route this signal. Par:288 - The signal data_in_bus<4>_IBUF has no load. PAR will not attempt to route this signal. 0
2015-8-27 14:44:06　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报 PCBuio 相关推荐 • 怎样在Verilog写的testbench测试VHDL模块?? 7394 • ISE Verilog仿真 2482 • 如何在XUPV5-LX110T板上使用RAM块？ 689 • 调整波特率二超时烧写程序出现问题 5963 • 怎么让ise 12.4设置为verilog而不是vhdl 1554 • 25AA系列eeprom 2289 • 如何解决f133开发板环境搭建问题？ 2947 • ISE使用时出现了一个奇怪的警告。 3080 • 是否存在处理verilog模块的多个定义的先例规则？ 817 • 如何使ise推断双端口ram 1879