[问答]

关于CPLD中用Verilog编程中循环移位问题

8629

问答对人有帮助，内容完整，我也想知道答案 0 程序是一个跑马灯的编程，其中有一点看不懂下面是整个程序 /跑马灯实验：利用计数器轮流点亮LED灯，实现各种动态效果。 / module ledwater(clk,rst,dataout); input clk,rst; output[11:0] dataout; reg[11:0] dataout; reg[22:0] cnt; always@(posedge clk or negedge rst) begin if(!rst) begin cnt<=0; dataout<=12'b111110_011111;//为0的bit位代表要点亮的LED的位置 end else begin cnt<=cnt+1; *if(cnt==23'h7fffff) begin* *dataout[4:0]<=dataout[5:1];* *dataout[5]<=dataout[0];* *dataout[11:7]<=dataout[10:6];* *dataout[6]<=dataout[11];* end end end endmodule 上面红色的是实现移位功能，不是太理解，它是怎么实现的；难道是 *dataout[4:0]<=dataout[5:1];* *实现功能：* dataout[1]状态给dataout[0],然后dataout[2]状态给dataout[1], dataout[3]状态给dataout[2],dataout[4]状态给dataout[3],dataout[5]状态给dataout[4]. *dataout[5]<=dataout[0];* *实现功能：* *实现dataout[0]状态给dataout[5];* 下面两句也是同个道理。二极管是低电平亮有几个疑问就是 1 为什么分开写，不直接写出 *dataout[10：0]<=dataout:11:1];* *dataout[11]<=dataout[0];（我用的板子是两排二极管，每排6个）* 2 程序一开始也没写出第一位是0状态，其余是1状态，然后就开始循环移位。希望大神可以帮帮忙，ths!! 0 1.jpg (27.39 KB, 下载次数: 9)
2015-5-21 22:26:54　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报 wangq 相关推荐 • 有偿找一位精通CPLD和DSP的高手 2637 • FPGA的移位寄存器 3557 • CPLD和VERILOG语言之间怎么协同工作的 4822 • 移位循环显示汉字 3027 • 需要有关从Verilog开始和使用PLD进行设计的建议 1137 • 怎么利用AD7892SQ和CPLD设计一个多路信号采集电路？ 690 • labview中while循环中的移位寄存器请教 13123 • 请问如何实现CPLD的在系统编程？ 1263 • 请问如何实现CPLD遥控编程？ 1260 • Verilog HDL语言有什么优越性 1940