完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
小弟最近在调用Aurora 8b/10b IP模块时,在用modelsim功能仿真时,一切正常。 但是直接使用了例化后的example,并将Tx和Rx形成了回路下到FPGA板子上时,channel_up、land_up初始化结束的信号一直是“0”,将user_clk作为采样时钟,显示"waiting for force to be armed, slow or stopped clock",表示没有时钟。自己产生了一个200M的时钟USER_CLK和SYNC_CLK采样,一直为0。一直没找到原因,求助大神啊!
IP模块的设置细节如下:aurora v5.3 lane:1, lane width: 2, line rate: 3.125Gbps, GT CLK: 125Mhz, dataflow mode: duplex, Interface: framing, flow control: none. Rocket IO的GTP DUAL是设置在X0Y0。下板子是直接使用了例化后的example,并将Tx和Rx形成了回路。 |
|
相关推荐
1个回答
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
555 浏览 0 评论
675 浏览 0 评论
516 浏览 0 评论
AG32软件包SDK更新:加入新例程(可实现至少15个UART串口)
1201 浏览 0 评论
从零开始驯服Linux(一):ZYNQ-Linux启动文件构建全解析
2579 浏览 0 评论
6541 浏览 114 评论
2643 浏览 58 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-4-9 11:59 , Processed in 0.511845 second(s), Total 69, Slave 53 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191