完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
ramb.v -->ISE map--> ISE netgen--->产生ramb_sim.v
ramb.v的INIT不全为零,vcs可以验证ramb_sim.v的INIT正确吗? 我是把xilinx含有RAMB的仿真库添加进VCS compile,并且库中的RAMB也是有INIT的,但是vcs结果好像对INIT不敏感,即使我把INIT值改成别的,vcs也是正确的 ![]() 向各楼求助,如果vcs的确对RAMB的INIT初值不敏感,还有什么办法可以验证的,谢谢! |
|
相关推荐 |
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
双目视觉处理系统开发实例-基于米尔安路国产DR1M90开发板
527 浏览 0 评论
1495 浏览 0 评论
基本FPGA或者树莓派或者其它微处理器(尽量压缩成本且完成项目)DFB激光器稳频
2036 浏览 1 评论
3141 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1314 浏览 0 评论
2452 浏览 58 评论
6263 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-2-23 13:23 , Processed in 0.441703 second(s), Total 66, Slave 50 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191