完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
在看verilog代码时,看到这样两种表示方法:一种是:
“ wire a; assign a=b; ” 一种是: “wire a=b;” 请教各位大神这两种写法实现出的电路一样不,有什么区别没?研究了好久也没看明白 |
|
相关推荐
1个回答
|
|
这个只是声明的方式不同,没有什么影响吧
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
基本FPGA或者树莓派或者其它微处理器(尽量压缩成本且完成项目)DFB激光器稳频
1125 浏览 1 评论
2273 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1175 浏览 0 评论
3412 浏览 1 评论
3048 浏览 0 评论
2291 浏览 58 评论
6142 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-23 10:36 , Processed in 0.488358 second(s), Total 70, Slave 55 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号