完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; ENtiTY EVEN_DIVIDER IS GENERIC(N:INTEGER :=8); PORT( CLKIN: IN STD_LOGIC; CLKOUT:OUT STD_LOGIC; CNT:OUT STD_LOGIC_VECTOR(2 DOWNTO 0) ); END EVEN_DIVIDER; ARCHITECTURE RTL OF EVEN_DIVIDER IS SIGNAL COUNT:INTEGER; BEGIN 该程序实现8分频，送入输入时钟，输出时钟恒为’1‘，请问为何 
0
|
|
相关推荐
3个回答
|
|
|
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; ENTITY EVEN_DIVIDER IS GENERIC(N:INTEGER :=8); PORT( CLKIN: IN STD_LOGIC; CLKOUT:OUT STD_LOGIC; CNT:OUT STD_LOGIC_VECTOR(2 DOWNTO 0) ); END EVEN_DIVIDER; ARCHITECTURE RTL OF EVEN_DIVIDER IS SIGNAL COUNT:INTEGER; BEGIN PROCESS (CLKIN) BEGIN IF CLKIN'EVENT AND CLKIN='1' THEN IF COUNT=N-1 THEN COUNT<=0; ELSE COUNT<=COUNT+1; IF COUNT ELSE CLKOUT<='0'; END IF; END IF; END IF; END PROCESS; CNT<=CONV_STD_LOGIC_VECTOR(COUNT,3); END RTL; 上面程序粘掉了 |
|
|
|
|
|
IF COUNT=N-1 THEN
COUNT<=0; ELSE COUNT<=COUNT+1; END IF; IF COUNT ELSE CLKOUT<='0'; END IF; 改成这样 |
|
|
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
AG32软件包SDK更新：加入新例程（可实现至少15个UART串口）
1023 浏览 0 评论
从零开始驯服Linux（一）：ZYNQ-Linux启动文件构建全解析
1822 浏览 0 评论
AG32 SDK 更新版本1.7.0：加入dsp例程和Slave SPI例程
626 浏览 0 评论
1241 浏览 0 评论
595 浏览 0 评论
6489 浏览 114 评论
2589 浏览 58 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3100
评论
淘帖
1278
