完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
前段时间发了个关于FPGA的PID实现的帖子,有个人说“整个算法过程说直白点就是公式的硬件实现,用到了altera提供的IP核,整个的设计要注意的时钟的选取,流水线的应用”,本人水平有限,想请教一下其中时钟的选取和流水线的设计应该怎么去做,需要注意些什么,请大家指导一下。
|
|
相关推荐
1个回答
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
AG32 SDK 更新版本1.7.0:加入dsp例程和Slave SPI例程
582 浏览 0 评论
1197 浏览 0 评论
558 浏览 0 评论
使用jesd204b IP核时,无法完成综合,找不到jesd204_0.v
714 浏览 1 评论
1053 浏览 3 评论
2558 浏览 58 评论
6369 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-3-20 17:15 , Processed in 0.529658 second(s), Total 41, Slave 35 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191