[资料]

源同步时序系统之基本结构

2014-12-30 13:54:22 3589

0 源同步系统的基本结构图1-6-9是一个基本的源同步时钟系统的结构示意图。可以看到，驱动芯片在发送数据信号的同时也产生了选通信号（Strobe），而接收端的触发器由该选通信号脉冲控制数据的读取，因此，这个选通信号也可以称为源同步时钟信号。源同步时钟系统中，数据和源同步时钟信号是同步传输的，我们保证这两个信号的飞行时间完全一致，这样只要在发送端的时序是正确的，那么在接收端也能得到完全正确的时序。整个系统在时序上的稳定性完全体现在数据和选通信号的匹配程度上，包括传输延迟的匹配，器件性能的匹配等等，只要两者条件完全相同，那么我们就可以保证系统的时序绝对正确，而对系统的最高时钟频率没有任何限制。当然，对于任何数据接收来说，一定的建立和保持时间都是必须满足的，源同步时钟系统也同样如此，主要体现在数据信号和选通信号之间的时序要求上。最理想的情况就是选通信号能在数据信号的中央部分读取，如图1-6-10所示，这样才能保证最充分的建立和保持时间。为了保证选通信号和数据信号相对保持正确的时序，在源同步时钟系统中是通过驱动芯片内部的数字延时器件DLL来实现（见图1-6-9），而不是通过PCB走线来控制，因为相比较而言，DLL器件能做到更为精确的延时，同时还可以受芯片电路控制，调节起来更为方便。 2
举报淘帖0 只看该作者相关推荐 • Xilinx FPGA编程技巧之常用时序约束详解 663 • Xilinx FPGA编程技巧之常用时序约束详解 1522 • 中断结构系统的中断源 673 • 详解FPGA的时序以及时序收敛 2720 • 15条FPGA设计经验及同步时序设计注意事项 2765 • FPGA实战演练逻辑篇55：VGA驱动接口时序设计之2源同步接口 5519 • ETD第14期SDR源同步接口时序约束方法视频出炉了！ 2114 • FPGA沙龙：SDR源同步接口时序约束方法沙龙精彩内容回顾！ 7655 • ETD第14期：SDR源同步接口时序约束方法 4763 • 系统时序基础理论之源同步时序要求 7186