完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
|
|
|
相关推荐
|
|
|
· 2014-12-1 10:29:45
|
|
|
|
|
|
|
|
|
如果只是针对差分对的话不用这样设置 如果只是你自己所说的是设置等长的话 
这一项就够了 你截图中的地方也可以实现你所需求的功能，但是electric约束更多的是其它类型的等长设置 |
|
|
|
|
|
|
|
|
· 2014-12-1 10:31:40
|
|
|
|
|
|
|
|
|
· 2014-12-1 10:59:38
|
|
|
|
|
|
|
|
|
· 2014-12-1 11:05:47
|
|
|
|
|
|
|
|
最近配置Cadence的共享cis库，按照相关步骤配置完成之后，调用元器件会出现原理图错误，求大佬指教
1660 浏览 0 评论
2318 浏览 0 评论
6906 浏览 1 评论
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
79924 浏览 324 评论
5626 浏览 1 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
11518
淘帖
7011
发表评论
赞
回复
