完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
回帖奖励 +1 分积分 |
|
|
|
本帖最后由 HARRY007 于 2014-11-24 20:19 编辑
你是自己做硬件还是,板子上晶振已经连接好了不知道怎么配置过去? 我的板子晶振接在的PE1引脚上,所以PLL的输入时钟接的PE1
|
|
|
|
本帖最后由 lijingchao212 于 2014-11-25 10:06 编辑
我不是自己做硬件。FPGA核心板子上有俩个晶振,X1 50MHZ;X2 40MHZ,想要PLL输入时钟接50MHZ的晶振,PLL输入时钟怎么配置? 请问大神的QQ,求交流啊,我的Q 420754760 |
|
|
|
图上的IN2和OUT引脚怎么配置?IN2想要接外电路的电平信号,比如比较器的输出信号,OUT想要输出到外电路去驱动MOSFET
|
|
|
|
我不是自己做硬件。FPGA核心板子上有俩个晶振,X1 50MHZ;X2 40MHZ,想要PLL输入时钟接50MHZ的晶振,PLL输入时钟怎么配置? 请问大神的QQ,求交流啊,我的Q 420754760 |
|
|
|
同问同问同问同问同问
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-20 20:34 , Processed in 0.660452 second(s), Total 82, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号