完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
` 小梅哥和你一起深入学习FPGA 高手问答第17期 本期高手问答（11.21~12.5）邀请到了《FPGA与大学EDA教学》、《FPGA在电子设计大赛中的应用》的作者小梅哥， 梅工，论坛注册名：小梅哥，《小梅哥和你一起深入学习Fpga系列》目前正在各大论坛持续更新，广受好评。 梅工简介： 小梅哥，原名梅雪松，现居于北京，擅长于FPGA逻辑设计。 小梅哥曾在国内某fpga专业培训机构参加fpga威廉希尔官方网站 学习。现正在进行fpga威廉希尔官方网站 学习心得的整理和归纳，《小梅哥和你一起深入学习Fpga》目前正在各大论坛持续更新。 现担任至芯科技工程师，负责至芯科技大学计划校内实训项目工程，在至芯科技担任FPGA工程师研发职位。由他主导编写的《FPGA与大学EDA教学》、《FPGA在电子设计大赛中的应用》系列教程即将发布；至芯科技基于Altera公司最新系列器件MAX10的FPGA助学板主要设计者之一。
若是小伙伴有FPGA方面的问题，or more 。。。欢迎跟帖和梅工一起交流探讨 同往期一样，在本帖子下面 跟帖并@小梅哥 Are you ready to share ，to communicate ，even to question ？ 为了营造更好的问答氛围，我们不欢迎一切与主题无关的讨论、灌水和无脑喷子。
凡是提问者，均有20个积分获得。 ****************************************************************** 社区高手招募 不限专业领域、不限威廉希尔官方网站
方向，只要你是一个有活力并乐于分享的开发者，只要你愿意把自己的经验收获分享给大家，帮助众多从业者共同学习、共同进步，我们就欢迎你来做客社区高手问答。 联系方式：pengjiali@elecfans.com。快来联系小编吧！ ************************************************************************** 往期回顾： 【高手问答】第16期——单片机编程魔法师之高级裸编程思想`
低通滤波器设计.zip
(6.15 MB, 下载次数:
)
2
本帖被以下淘专辑推荐:
|
|
相关推荐
26 个讨论
|
|
|
支持FPGA版主 支持小梅哥！
|
|
|
|
|
|
|
|
|
首先，学习FPGA必须要有正确的方法，我看目前很同学在进行FPGA学习或使用的过程中，没有一个好的学习方法，不注重仿真测试，这也是学生群体最容易出现的问题。公司员工一般有老员工带，所以有正确的学习和开发流程，而大学生或研究生则受限于课时的安排，无法有条理的进行FPGA威廉希尔官方网站 的学习。夏宇闻老师经常和我们说，仿真测试比逻辑设计更重要，只有你能熟练的应用仿真来测试你所设计的系统，才能更好的发现问题，节约开发时间。因此，要想真正的做好FPGA，仿真很关键。建议使用modelsim进行设计的仿真，quartus II软件自带的仿真工具功能太弱，无法进行复杂系统的仿真测试。 其次，FPGA常用的设计方式必须掌握，状态机和线性序列机是设计中应用最广泛的设计方式，如果做FPGA连这两种设计方式都还不是特别熟悉的话，请立即加强这两方面的学习和练习，直到完全掌握。 再者，Verilog/VHDL 不是C语言，他们的设计思想完全不同，C语言被编译过后是指令，而硬件描述语言被综合后是实实在在的电路。如果你在用FPGA进行系统开发的时候，还不能立即想到你所写的代码会被综合成什么电路，那你就还有很长的路要走。 FPGA其实只是一个工具，一个平台，在这个平台上你做什么事情，主要还是看你的发展方向。如果你做通信的，可以多研究通信系统与FPGA的实现，如果你做信号处理的，可以多研究算法在FPGA硬件结构上的实现以及创新解读。至芯科技有一个霍夫曼编码的课程，就是利用FPGA的独特硬件结构来实现算法的重构。使得FPGA做出来的霍夫曼编码器编码效率远远超过一般处理器和DSP。 至于你第二个问题，可能你对问题的理解稍有偏差，单片机因为指令系统的灵活性，因此在做控制的时候可以相当的灵活，而FPGA系统则因为其设计出来的系统硬件电路唯一性，导致灵活性比不上单片机。FPGA主要应用于高速数据传输、高速数据采集、以及一些IO扩展类应用。目前，随着SOC威廉希尔官方网站 的不断发展，往后的趋势将是嵌入式和硬件逻辑协同工作。 |
|
|
|
|
|
|
|
|
不是的啊，always块中可以描述组合逻辑，也可以描述时序逻辑，关键看你的always块中的敏感列表，如always@（posedge clk），即以时钟上升沿或下降沿为触发信号的，会被综合成时序电路；而以电平为敏感信号的，如always@（clk）,则会被综合为组合逻辑电路。希望我的回答对你能有所帮助，当然，如果有高手能够更好的回答这个问题，小梅哥也愿意多多学习。 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
可以的，QQ上给你问题解决后希望再回到论坛，把心得共享给大家。QQ：528369266 |
|
|
|
|
|
|
|
|
这个，麻烦您贴上您的这部分代码，然后我们再做分析。条件不充分，不敢贸然回答 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
这是一个可以产生1KHZ的程序，其中counter==15'b110_0001_1010_1000是15位，我用计算器计算出来的值是16位，110_0001_1010_10000 就是最后一位多了一个0 为什么和计算值不一样呢？ |
|
|
|
|
|
|
|
haozix521 发表于 2014-11-29 08:00 我们不妨换算成周期来理解，1KHz的信号，其周期为1ms=1000us=1000_000ns。你的代码中，产生这个1KHz的信号是通过定时翻转输出时钟来实现的。而一个完整的1KHz信号应该包含两次翻转，例如：经过第一次翻转，test_clk由1变为0，再经过一次翻转，由0变为1，则完成一个周期。那么例如，每个周期为1000_000ns，那么，每翻转一次的时间就应该是一个周期的一半，即500_000ns。时钟频率为50M，即时钟周期为20ns，那么，500_000ns应该计数25_000次。即counter计数最大值应该为25_000-1,即24999。你的代码这里没有减一，所以无法得到非常精准的1KHz，这是问题。实际应该为15‘b110000110100111。即15'b110_0001_1010_1000 - 1 |
|
|
|
|
|
|
|
|
讲的很清楚，也很明白，完全懂了。 |
|
|
|
|
|
|
|
你正在撰写讨论
如果你是对讨论或其他讨论精选点评或询问，请使用“评论”功能。
555 浏览 0 评论
675 浏览 0 评论
516 浏览 0 评论
AG32软件包SDK更新：加入新例程（可实现至少15个UART串口）
1201 浏览 0 评论
从零开始驯服Linux（一）：ZYNQ-Linux启动文件构建全解析
2579 浏览 0 评论
6541 浏览 114 评论
2641 浏览 58 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
13514
评论
淘帖
5
357
