完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
因为Stratix V器件规模比较大,所以常用CPLD配置
|
|
|
|
这种配置方式就FPP模式,你提到的JIC文件是AS配置模式,属于两种不同的模式。所谓AS就是主动串行;FPP是快速被动并行模式。
所谓主动就是FPGA在配置的时候本身处于主动地位,fpga会自己从配置芯片(即EPCS器件)读取配置文件完成自己的配置;所谓被动,就是FPGA处于被动地位,需要外部主机(如mcu或pld)帮助完成配置,即外部主机读取存储器中的配置信息然后写入FPGA内部。 现在FPP模式altera多使用MAX II或者MAX V作为外部主机,加上一片flash完成fpga的配置;所以需要客户自己编写cpld的程序,其实altera都有参考设计或者文档,相信你的开发板用户手册对于配置有详细的说明,看看就知道什么回事了。需要注意的是cpld的程序里主要就是调用一个叫PFL的IP。 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-21 03:22 , Processed in 0.467551 second(s), Total 71, Slave 55 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号